实验名称: 层次化的VHDL设计 班级: 09测控2Z : 09314232 : 吴玉平 一十六选一的VHDL设计1.实体框图2.程序设计①编译前的程序library ieeeuse _logic_entity mux16aa isport( A:IN