#多路抢答器# 相关文档
-
基于FPGA设计的多路抢答器.doc
16位抢答器摘要：在ISE软件平台的基础上基于ＶＨＤＬ语言采用FPGA技术设计了一款1６路抢答器通过对系统进行编译仿真并进行测试结果表明：本设计能实现正确显示最先抢答的选手并对答题时间进行10ｓ的限时抢答以及复位重新抢答功能关键词：多路抢答器ＦＰＧＡＶＨＤＬ一设计要求：1.设计一个具有16位输入的抢答器2.用数码管显示输出二设计分析：抢答器是各类竞赛中的必备设备以客观的电子电路进行状态
日期：2022-07-20 格式：.docx 页数：6页 大小：106KB 发布：
- 1
- 1/1页
客服
顶部