单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第六章 Nios外设及其编程主要内容PIO串口UART定时器编程SDRAM控制器内核CFI控制器内核DMA内核System ID内核6.1 PIO(Parallel IO)6.1 并行输入输出内核并行输入输出内核(PIO内核①)提供Avalon从控制器端口和通用IO口②间的存储器映射接口PIO内核提供简单的IO访问用户逻辑或