6th January15th Async ForumSlide Reduction in synchronisation in bundled data systemsCharlie BrejAPT GroupManchester Universityth January15th Async ForumAsynchronous CircuitsEarly OutputCounterflo

单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级数字逻辑基础第五章 异步时序电路异步时序电路的分类基本型异步时序电路 没有触发器依靠电路反馈记忆状态输入信号为电平型信号脉冲性异步时序电路 依靠触发器记忆状态输入为脉冲信号(时钟信号)但是没有统一的时钟并且将时钟作为显式的输入对待5.1 基本型异步时序电路分析基本型异步时序电路的模型输入变量系统状态激励状态输出变量

第六章习题6-1 略6-2 此时相当于触发器在前级Q的上沿翻转所以是减法计数器6-3 异步可逆计数器UPDOWN=0时加法计数UPDOWN=1时减法计数6-4该电路为异步置位法任意模计数器置位状态为4(M-1)所以该计数器的模M=5计数器时序图略有效状态循环：01237046为过渡状态其次态为75的次态为6由于由状态011(M-2)到100(M-1)时Q1Q0由1变0所以这两个Q端上会出现毛