单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级FPGA跨时钟域设计-- Multi-Asynchronous Clock Design of FPGA主要内容局部同步设计概念跨时钟域的问题亚稳态(metastability)同步失

 HYPERLINK :alexjleezju.spaces.liveblosCF51A99E9E512396769.entry 时钟域问题引言：设计者有时候需要将处于两个不同时钟域的系统对接由于接口处是异步(会产生setuptime 和holdtime violation亚稳态以及不可靠的数据传输)的因此处理起来较同步逻辑更棘手需要寻求特殊处理来进行接口界面的设