如何改进六进制记数器设计的方法 ---私立华联学院电子信息工程系 龙 志摘要：本文主要通过对同步十进制加法计数器74LS160实现六进制计数器的的常规设计分析进而研究并实现对六进制计数器的改进设计本设计主要是对74LS160的异步复位端进行分析设计使用74LS160能克服触发器的工作速度的差异情况以及竞争冒险现象实现了使异步复位信号能够持续足够长的时间从而使74LS1

实验九 74LS160计数器一实验目的：1. 了解计数器的基本原理2. 掌握集成计数器芯片74LS160工作原理及应用二实验原理：174LS160 为可预置的十进制同步计数器其管脚图如图所示：RCO 进位输出端 ENP 计数控制端QA-QD 输出端ENT 计数控制端CLK 时钟输入端CLR 异步清零端(低电平有效)LOAD 同步并行置入端(低电平有效)274L