简易逻辑分析仪(D题)一任务 设计并制作一个8路数字信号发生器与简易逻辑分析仪其结构框图如图1所示：二要求 1基本要求 (1)制作数字信号发生器能产生8路可预置的循环移位逻辑信号序列输出信号为TTL电平序列时钟频率为100Hz并能够重复输出逻辑信号序列示例如图2所示(2)制作简易逻辑分析仪a．具有采集8路逻辑信号的功能并可设置单级触发字信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑

单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第７章　数据域测量　　　　　　　　　　７.１概述　逻辑分析仪是一种主要的通用数据域测试仪器数据域测试仪器的测试对象是对数字系统中数字系统信号的测试．数字系统信号的主要特征：(１)数字信息几乎都是多位传输的是按时序传递的并常伴有竞争和冒险现象发生(２)数字系统常由硬件和软件构成其数字信息互相穿插互相影响难以区分许多信息仅发生一次

课程设计(论文)说明书题 目： 基于FPGA的简易 逻辑分析仪设计 院 (系)： 专 业： 学生： 学 号： 指导教师： 职 称： 2012年 12月 1