数字ic设计流程1. 首先是使用HDL语言进行电路描述写出可综合的代码然后用仿真工具作前仿真对理想状况下的功能进行验证这一步可以使用Vhdl或Verilog作为工作语言EDA工具方面就我所知可以用Synopsys的VSS(for Vhdl)VCS(for Verilog)Cadence的工具也就是著名的Verilog-XL和NC Verilog2.前仿真通过以后可以把代码拿去综合把语言描述转

前 言■传统的数字系统设计： 系统硬件设计 系统软件设计(随着计算机技术大规模专用集成电路ASIC的开发和研制各生产厂家相继推出各自的HDL (Hardware Description Language)语言)■新兴的数字系统设计：用HDL语言编程结合A