基于FPGA的流水灯verilog程序`definet 17d7840 t是计数量此处计时0.5s我调试的板子晶振频率是50MHZ32h17d7840就是0.5s 这个十六进制的数值你可以用电脑自带的计数器转换的`definet_n 17d784t值加一用于下边的计数寄存器ledt的复位module led_new (clkrestled)inpu
ORG 00H START:MOV R14 MOV R73 MOV R68 MOV R27 MOV A0FEH HOO: MOV P1A RL A CALL DELAY DJNZ R2HOO AAA: MOV P1A RR A CALL