单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级FPGA门级结构及其时序约束与分析基础 江苏大学电气信息学院赵不贿1常用设计约束种类时序约束：规范设计的时序行为表达设计者期望满足的时序条件指导综合和布局布线阶段的优化方法等区域与位置约束：主要指芯片IO引脚位置以及指导工具在芯片特定的物理区域进行布局布线其他约束：目标芯片型号电气特性等时序约束的作用：提高设计的工作频率获得正

单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第5章第5章 设计约束5.1 时序约束5.1.1 时序约束概述 实现工具不会试图去发现获得最佳速度的布局布线但是实现工具会试图满足你的性能期望性能期望将通过时序约束来传递时序约束通过将逻辑彼此间靠得更近使得更短的布线资源被采用从而提高设计性能时序约束主要包括：周期约束(FFS到FFS即触发器到触发器)偏移约束(