#FIFO队列# 相关文档
-
同步FIFO设计.doc
同步FIFO设计功能定义： 用168 RAM实现一个同步先进先出(FIFO)队列设计由写使能端控制该数据流的写入FIFO并由读使能控制FIFO中数据的读出写入和读出的操作由时钟的上升沿触发当FIFO的数据满和空的时候分别设置相应的高电平加以指示顶层信号定义：信号名称IO功能描述源目标备注RstIn全局复位(低有效)管脚ClkIn全局时钟管脚频率10Mhz占空比：50Wr_enIn低有效写使能
日期：2022-04-20 格式：.docx 页数：3页 大小：75.5KB 发布：
- 1
- 1/1页
客服
顶部