系统始终的配置(1)Fcco =(2×M×FIN) N CLKSRCSEL=0x01 选择晶振时钟PLL0CFG寄存器包括M值和N值(2)PLL 输入和设定必须满足下面的条件： ? FIN的范围：32KHz50MHz FCCO的范围：275MHz550MHz(3)CPU时钟的产生 CCLK=FccoCCLKCFG CCLKCFG为八位分频寄存器关于内部时钟输

目 录TOC o 1-3 t h z u  HYPERLINK l _Toc357948655 长江大学工程技术学院毕业设计(论文)任务书 PAGEREF _Toc357948655 h I HYPERLINK l _Toc357948656 长江大学工程技术学院毕业设计(论文)开题报告 PAGEREF _Toc357948656 h II HYPERL