目前越来越多的通信系统采用FPGA进行硬件设计而FPGA设计中非常重要而频繁进行的一环是仿真仿真能将硬件设计中的逻辑和时序问题及早暴露出来以便工程师改进设计或调整方案仿真是硬件设计流程中较为耗时和烦琐的一环主要原因有:仿真的激励波形必须由设计者自行创建测试波形必须人工输入仿真的结果正确与否必须由设计者自行判断很难自动化时序仿真前必须对整个设计做耗时的全编译仿真过程是计算机软件模拟芯片对测试输