摘要高级数据链路控制(HDLC)协议是数字通信中的重要协议之一Altera的可编程门阵列(FPGA)设计了一种基于并行机制的高级数据链路控制(HDLC)协议控制系统该系统采用模块组合的设计方法使系统的复杂功能由各个模块组合实现这种分块处理使得设计层次清晰且易于修改该系统有效利用FPGA的内部硬件资源实现了并行的多通道的HDLC协议报文的生成和解析通过分析当前实现HDLC协议的一般方法指出