#数据比较器# 相关文档
-
练习一简单的组合逻辑设计.doc
练习一．简单的组合逻辑设计 目的: 掌握基本组合逻辑电路的实现方法 这是一个可综合的数据比较器很容易看出它的功能是比较数据a与数据b如果两个数据相同则给出结果1否则给出结果0在Verilog HDL中描述组合逻辑时常使用assign结构注意equal=(a==b)1:0这是一种在组合逻辑实现分支判断时常使用的格式模块源代码：-
日期：2022-05-22 格式：.docx 页数：6页 大小：213.5KB 发布：
- 1
- 1/1页
客服
顶部