实验一 用原理图输入法设计四位全加器一 实验目的1熟悉利用Quartus II 的原理图输入方法设计简单组合电路.2掌握层次化设计的方法并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程二 实验仪器电子计算机 Quartus II三 实验原理 加法器是数字系统中的基本逻辑器件例如:为了节省资源减法器和硬件乘法器都可由加法器来构成但宽位加法器的设计
实验讲义实验一 正弦信号发生器实验箱工作在模式1clock0设为16Hz本实验预备了两个文件:和是顶层设计文件是rom的初始化文件这两个文件在下面设计将用到实验之前建立一个sinwave文件夹将以上两个文件拷入其中下面将详细介绍设计流程:1 工程创建进入QuartusII开发软件选择File -> New Project Wizad弹出工程向导对话框点击Next在对应位置填入工程名和顶层实体
2Window new file buttonsTop-level entity does not need to be the same name as top-level file nameChoose specific part number from list or let Quartus II choose smallest fastest device based on filter
准备报告:同步七进制加法计数器的设计过程 1)用74160实现 2)由JK触发器实现总结报告: 1)主要仿真和步骤 2)仿真结果连续单击OK 出现如下界面
#
#
#
数字电路仿真实验报告班级 通信二班 : 孔晓悦 : 10082207 作业完成后以班级为单位班长或课代表收集齐电子版实验报告统一提交.文件命名规则如通1_王五_一实验目的 1. 熟悉译码器数据选择器计数器等中规模数字集成电路(MSI)的逻辑功能及其使用方法 2. 掌握用中规模继承电路构成逻辑电路的设计方法 3. 了解EDA软件平台Quartus II的使用方法及
实验 1 应用
第3章 Altera Quartus II软件开发向导基于Altera Quartus II软件的设计方法有模块编辑法文本编辑法宏模块编辑法和包含前三种方法的混合编辑法宏模块设计法放在第6章讲述本章通过实例简单介绍使用Quartus II软件的模块原理图编辑法文本编辑法和包含前两种方法的混合编辑法3.1模块编辑及设计流程Quartus II软件的模块编辑器以原理图的形式和图标模块的形式来编
违法有害信息,请在下方选择原因提交举报