相关文档

• 基于CPLD的高速时钟电路论文.doc

  本文由囩惔風輕贡献 doc文档可能在WAP端浏览体验不佳建议您优先选择TXT或下载源文件到本机查看 哈尔滨工程大学本科生毕业论文 第1章 绪论 本章介绍了论文的研究背景目的和意义并对国内外频率合成技术的 发展和动向做了简要综述最后介绍了本论文的研究内容安排 研究背景及意义 随着信号处理技术的飞速发展高速信号处理已逐渐成为了信号处理领 域的研究热点而作为高

• 基于CPLD的数字时钟设计.doc

  0803021116分数电子设计自动化课程设计报告[基于CPLD的数字时钟设计]系 部： 信息工程系 班 级： 08电信(1)班 姓 名： 指导教师： 湖北轻工职业技术学院完成日期：2010 年 6 月 18日 目录 TOC o 1-3 h z u  HYPERLINK l _Toc2647

• 00-110903-0008-基于CPLD的数字钟设计论文.doc

  摘要CPLDFPGA是近几年集成电路中发展最快的产品由于CPLD性能的高速发展以及设计人员自身能力的提高可编程逻辑器件供应商将进一步扩大可编程芯片的领地将复杂的专用芯片挤向高端和超复杂应用据IC Insights的数据显示CPLD市场从1999年的29亿美元增长到去年的56亿美元几乎翻了一番Matas预计这种高速增长局面以后很难出现但可编程逻辑器件依然是集成电路中最具活力和前途的产业本文介绍

• 毕业论文(基于单片机的时钟电路的设计).doc

  基于单片机的时钟电路的设计The design of clock circuit based on MCU 专 业：电子信息科学与技术学 号：04111103姓 名：乔波臻指导教师：孙南海Created with an evaluation copy of Aspose.Words. To discover the full versions of our APIs ple

• 基于CPLD的数字电子钟设计报告.doc

  CPLD原理及应用课程学习报告学生：郑国安 同组者：柯晶晶目录 TOC o 1-3 h z u  HYPERLINK l _Toc326626591 引 言 PAGEREF _Toc326626591 h 4 HYPERLINK l _Toc326626592 一：VHDL的概述 PAGEREF _Toc326626592 h 4

• 基于CPLD和DSP的高速外部接口.doc

  #

• 基于FPGA的数字时钟（论文）.doc

  青岛农业大学毕 业 论 文(设计) 题 目： 基于FPGA的数字时钟设计 姓 名： 赵晓杰 学 院： 机电工程学院 专 业： 农业电气化与自动化 班 级：

• 基于CPLD的多路脉冲形状甄别电路.pdf

  　第27 卷 　第 3 期

• 基于FPGA的时钟提取电路的设计.doc

  课 程 设 计 说 明 书课程名称：EDA技术课程设计题 目：基于FPGA的时钟提取电路的设计学 院：后备军官学院专 业：信息工程年 级：2010级学 生：张成良学 号：362010080609128指导教师：卿朝进完成日期：2013年7月 7日Created with an evaluation copy of . To discove

• 数字钟时钟电路图(毕业论文).doc

  电气工程系2009届毕业生毕 业 论 文(设 计)题目：__数字钟电路院 系：_山工院电气工程系__班 级：_应用电子0601______姓 名：_____秦吉伟________指导老师：_孙丰收 丁兆运__时 间： 5月1日 : PAGE 6 : 第 PAGE 2页西南石油大学2006届本科毕业设计论文山东工业职业学院毕业设计(论文)中文摘要：加入世贸