相关文档

• 实验一-三态门和OC门讲稿.ppt

  实验一 三态门和OC门的研究VCC4B 4Y 4A3B3Y3AD1待设计电路(1)下图是电路原理图1 2 3 4 5 6 7 8 9 105VC374LS01D2 (K5)五实验报告要求

• OC门和三态门实验.doc

  思考题：图3.5错误CMOS门在什么条件下可直接驱动TTL门电路TTL门直接驱动CMOS门电路试问能否正常工作你是怎么考虑的CMOS电路多余的输入端在使用时不允许悬空其理由是什么 74系列：： 74LS00 TTL 2输入端四与非门 74LS01 TTL 集电极开路2输入端四与非门 74LS02 TTL 2输入端四或非门 74LS03 TTL 集电极开路2输入端四与非门 74LS04 T

• 实验四-OC门与三态门.ppt

  ??? ?? ??? ?? 实验四 OC门和TS门 把输出级改成集电极开路的三极管结构—— OC (Open Collector)门式中VCC 是外接电源电压IOH 是每个OC门输出三极管截止时的漏电流IIH 是负载门每个输入端的高电平输入电流（1）用OC门实现线与 RL AA（3）用OC门驱动大电流负载 ② 通过A1A0控制使四个使能端 交替为0观察LED 显示情

• 实验三三态门OC门的设计与仿真.doc

  实验三 三态门OC门的设计与仿真实验目的1. 用逻辑图和VHDL语言设计三态门三态门的使能端对低电平有效2．用逻辑图和VHDL语言设计一个OC门(集电极开路门)实验设计思想对三态门的代码在过程中用IF语句如果En输入为1则将datain赋予dataout否则赋予Z对OC门的代码在过程中用IF语句如果A输入为则将0赋予dataout否则赋予Z实验原理图三态门OC门实验VHDL源程序1.三态门L

• oc门_三态门_线与.doc

  锁存器：输出端的状态不会随输入端的状态变化而变化只有在有锁存信号时输入的状态被保存到输出直到下一个锁存信号通常只有0和1两个值典型的逻辑电路是D触发器缓冲器：多用在总线上提高驱动能力隔离前后级缓冲器多半有三态输出功能三态缓冲器就是典型的线与逻辑器件可允许多个器件挂在一条总线上当然OC输出也可用在线与逻辑应用上OC门又称集电极开路(漏极开路)与非门门电路Open Collector(Open Dra

• 实验3-OC-三态门逻辑功能测试.pdf

  #

• OC门.ppt

  输出端直接相接（线与） 当Y1=1 Y2=0 时 烧T4管0后级输入输出的标准高电平为VH=12v T2YD2A自考：P78 7891011

• 三态门.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级2.4.3 　三态输出门电路(TSL门) 2.4.1 　TTL与非门 2.4.2 　集电极开路门(OC门) 2.4 其它类型TTL门电路 返回结束放映41220221复习TTL反相器的电压传输特性有哪几个区TTL反相器主要有哪些特性TTL反相器的主要参数有哪些412202222.4.1 TTL与非门 　　每一个发射极能

• 5三态门.ppt

  E断开高阻态1

• oc实验八.docx

  #