相关文档

• 第2章_EDA设计流程.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第2章 EDA设计的流程山东师范大学物电学院秦绍华FPGA设计的流程程序输入综合下载ASIC仿真适配设计输入原理图输入 直观简单易于控制逻辑资源 不是自顶向下的设计方法复杂系统设计较难非标准化兼容性差不能发挥EDA优势波形图输入HDL文本输入原理图

• 第2章_EDA设计流程及其工具.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级 第2章　 EDA设计流程及其工具2.1 设 计 流 程2.1 设 计 流 程2.1.1 设计输入(原理图／HDL文本编辑)2.1.2 综合2.1.3 适配2.1.4 时序仿真与功能仿真2.1.5 编程下载2.1.6 硬件测试 1. 图形输入

• 第2章_EDA设计流程及其工具.ppt

  图2-1 FPGA的EDA开发流程 布线布局（适配） 将网表文件配置到指定的目标器件产生下载文件图2-4 ASIC设计流程 Quartus II是Altera提供的FPGACPLD开发集成环境 1-1 EDA技术与ASIC设计和FPGA开发有什么关系1-2 与软件描述语言相比VHDL有什么特点1-3 什么是综合有那些类型综合在电子设计自动化中的地位是什 么1-4 在

• 第2章_EDA设计流程及其工具.ppt

  适配 常用EDA工具 固IP

• EDA--第-2-章-EDA设计流程及其工具.ppt

  KX康芯科技原理图输入 适配 直接对VHDL原理图描述或其他描述形式的逻辑功能进行测试模拟 一般ASIC设计的流程 一般ASIC设计的流程 VHDL仿真器 硬IP

• 第2章EDA设计流程及其工具.ppt

  图2-1 应用于FPGACPLD的EDA开发流程 2. HDL文本输入 一般ASIC设计的流程 FPGApiler IIDC-FPGA综合器Synplify Pro综合器LeonardoSpectrum综合器和Precision RTL Synthesis综合器 QuartusII 简介 硬IP

• 第2章-EDA设计流程及其工具.ppt

  #

• 第2章-EDA设计流程及其工具.ppt

  第2章　EDA设计流程及其工具21设 计 流 程21设 计 流 程211设计输入（原理图／HDL文本编辑）212综合213适配214时序仿真与功能仿真215编程下载216硬件测试 1 图形输入 2 HDL文本输入（1）时序仿真（2）功能仿真 22　ASIC及其设计流程221ASIC设计方法简介22　ASIC及其设计流程222一般ASIC设计的流程 23常用EDA工具 231设计输入编辑器 2

• 第2章-EDA设计流程及其工具.ppt

  本章首先介绍FPGACPLD开发和ASIC设计的流程然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件最后就MAXplusII的基本情况和EDA重用模块IP作一简述逻辑综合器1. 图形输入 FPGA／CPLD设计流程 FPGA ASIC及其设计流程Leonardo Spectrum Precision RTL Synthesis VHDL仿真器 Verilog仿真器 M

• 第2章-EDA设计流程及其工具.ppt

  EDA技术与VHDL 第2章EDA设计流程及其工具21面向FPGA的EDA开发流程 图2-1 FPGA的EDA开发流程 211设计输入 1 图形输入 原理图输入状态图输入波形图输入 2 硬件描述语言文本输入 21面向FPGA的EDA开发流程 212HDL综合 综合就是将电路的高级语言转换成低级的网表文件或程序。映射不唯一。213布线布局（适配） 将网表文件配置到指定的目标器件，产生下载文件。214