相关文档

• 第五章时序逻辑电路.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第五章 时序逻辑电路 5.2 常用时序逻辑5.3 时序逻辑电路的设计方法 本章小结5.1 时序逻辑电路的分析方法返回 退出第五章 时序逻辑电路例如：拉线开关有记忆而计算机的复位开关就没有记忆若时序电路中所有触发器在同一时钟作用下使能叫做同步时序电路 否则就是异步时序电路 组合逻辑电路(第三章内容)—— 无记忆

• 第五章时序逻辑电路.ppt

  § 计数器的分析.YQ0DA3寄存器4FF并入－串出QA1串行输出 在存数脉冲作用下也有 Q3Q2Q1Q0 1011 D串行输出D3 Q2Q00 0 0 0 QCP0 1 1 0 Q3Q2Q1Q0000Q2Q串行输出 四位串入 - 串出的左移寄存器： 双向移位寄存器的构成：VCC146S0C11155S1B1左移(从QD向左移动)D51.实现方法:QA1QD

• 第五章-时序逻辑电路.ppt

  yZ触发器P129130P131由此作出状态表及状态图该电路一共有3个状态000110①时钟方程：（1）按计数进制可分为二进制计数器和非二进制计数器非二进制计数器中最典型的是十进制计数器工作原理： 4个JK触发器都接成T触发器状态图参见154页图④ 保持当N=2n时就是前面讨论的n位二进制计数器然后将各驱动方程代入JK触发器的特性方程得各触发器的次态方程：（1）写出各逻辑方程式（2）将各驱动方程代

• 第五章时序逻辑电路.ppt

  #

• 第五章-时序逻辑电路.ppt

  记忆元件时序逻辑电路★ 集成触发器b00Qb1 10Qn RD SD Qa7CP 2.工作原理：d?（2）特性方程：SD（3）逻辑符号：R 集成触发器1J边沿1JQn1CP1.功能表：C0CPQ116 集成触发器CLR2Q公用清零 CLR74LS1755V21清零22D3DR(b)FFFF25移位脉冲0 1CP DI010工作方式控制1 1

• 第五章-时序逻辑电路.ppt

  概述 时序逻辑电路的分析方法 若干常用的时序逻辑电路 时序逻辑电路的设计方法 时序逻辑电路中的竞争－冒险现象图5. CC4076的逻辑图图5. 例.11电路的时序图图5. 双时钟同步十六进制加减计数器74LS193图5. 图.23电路的状态转换图图5. 图.28电路的时序图图5. 4 用置零法将74LS160接成六进制计数器图5. 9

• 第五章时序逻辑电路.doc

  第五章触发器本章教学目的要求：掌握各种触发器的逻辑功能和工作原理熟悉各种触发器的电路结构及动作特点了解不同功能触发器之间的相互转换重点：触发器的逻辑功能和动作特点难点：触发器的不同电路结构及各自的动作特点第一节 概 述触发器:(Flip-Flop)能存储一位二进制信号的基本单元用FF表示特点：1．具有两个能自行保持的稳定状态用来表示逻辑状态的0和1或二进制数的0和12．根据不同的输入信号可以置成

• 第五章-时序逻辑电路.docx

  #

• 第五章_时序逻辑电路复习.ppt

  (1) 与时间因素 (CP) 有关xi…w1Q1三时序逻辑电路分类Mealy型X(tn)输入时钟方程(同步)1JFF2011 0 01有效状态和有效循环无效状态形成循环1Q1求出驱动方程0[解]010约束项 计数器的特点和分类2. 主要组成单元：同步计数器 (Synchronous ?)异步计数器 (Asynchronous ?)11111. 3位二进制同步加法计数器010111按计数规律

• 第_6_章__时序逻辑电路.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第6章 时序逻辑电路 第6章 时序逻辑电路 教学基本要求:(1)掌握时序逻辑电路的基本分析方法(2)掌握同步时序逻辑电路(同步计数器)的设计方法(3)掌握常用时序功能部件(集成计数器移位寄存器)的逻辑功能及应用(4)理解异步计数器的设计方法(5)了解同步时序逻辑电路设计的一般步骤第6章 时序逻辑电路 6.1 时序逻辑电路概述6