#
FPGACPLD器件和电路系统 这种方式与传统的计算机软件语言编辑输入基本一致就是将使用了某种硬件描述语言(HDL)的电路设计文本如VHDL或Verilog HDL的源程序进行编辑输入 可以说应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端为EDA技术的应用和发展打开了一个广阔的天地 是直接对VHDL原理图描述或其他描述形式的逻辑功能进行测试模拟以
KX康芯科技原理图输入 适配 直接对VHDL原理图描述或其他描述形式的逻辑功能进行测试模拟 一般ASIC设计的流程 一般ASIC设计的流程 VHDL仿真器 硬IP
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第3章 EDA设计流程及其工具3.1 EDA技术的实现目标 完成专用集成电路ASIC的设计和实现 ASIC:Application Specific Integrated Circuit专用集成电路是具有专门用途和特定功能的独立集成电路器件 ASIC的实现途径:1超大规模可编程逻辑器件 FP
图2-1 应用于FPGACPLD的EDA开发流程 2. HDL文本输入 一般ASIC设计的流程 FPGApiler IIDC-FPGA综合器Synplify Pro综合器LeonardoSpectrum综合器和Precision RTL Synthesis综合器 QuartusII 简介 硬IP
#
第2章 EDA设计流程及其工具21设 计 流 程21设 计 流 程211设计输入(原理图/HDL文本编辑)212综合213适配214时序仿真与功能仿真215编程下载216硬件测试 1 图形输入 2 HDL文本输入(1)时序仿真(2)功能仿真 22 ASIC及其设计流程221ASIC设计方法简介22 ASIC及其设计流程222一般ASIC设计的流程 23常用EDA工具 231设计输入编辑器 2
本章首先介绍FPGACPLD开发和ASIC设计的流程然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件最后就MAXplusII的基本情况和EDA重用模块IP作一简述逻辑综合器1. 图形输入 FPGA/CPLD设计流程 FPGA ASIC及其设计流程Leonardo Spectrum Precision RTL Synthesis VHDL仿真器 Verilog仿真器 M
EDA技术与VHDL 第2章EDA设计流程及其工具21面向FPGA的EDA开发流程 图2-1 FPGA的EDA开发流程 211设计输入 1 图形输入 原理图输入状态图输入波形图输入 2 硬件描述语言文本输入 21面向FPGA的EDA开发流程 212HDL综合 综合就是将电路的高级语言转换成低级的网表文件或程序。映射不唯一。213布线布局(适配) 将网表文件配置到指定的目标器件,产生下载文件。214
#
违法有害信息,请在下方选择原因提交举报