相关文档

• 实验报告模板：实验二7段数码显示译码器.doc

  实验二 7段数码显示译码器【实验目的】设计七段显示译码器并在实验板上验证学习Verilog HDL文本文件进行逻辑设计输入学习设计仿真工具的使用方法【实验内容】1．实现BCD七段显示译码器的 Verilog 语言设计说明：7段显示译码器的输入为：IN0…IN3共5根 7段译码器的逻辑表同学自行设计要求实现功能为：输入 0…15 （二进制）输出 0…9…F （显示数码）输出结果应在数码管（共阴）上

• 实验二-7段数码显示译码器设计.doc

  #

• 实验二_7段数码显示译码器设计.doc

  实验二 7段数码显示译码器设计实验目的学习7段数码显示译码器设计学习VHDL的CASE语句应用及多层次设计实验内容说明例3-1中各语句的含义以及该例的整体功能在QuartusⅡ上对该例进行编辑编译综合适配仿真给出其所有信号的时序波形硬件设置：选实验电路模式6用数码8显示译码输出(PIO4640 引脚号为105103999685)键8(PIO13 引脚号为36)键7(PIO12 引脚号为35)

• 实验一_用七段数码管显示简单字符--译码器及其使用_实验报告.doc

  用七段数码管显示简单字符——译码器及其应用实验报告专业班级：2011级计算机1班 ：1137030 ：赵艺湾实验地点： 理工楼901 实验时间：实验一 用七段数码管显示简单字符——译码器及其应用一实验目的 1了解显示译码器的结构和理解其工作原理2学习7段数码显示译码器设计3学习用基逻辑门3-8译码器4-1选择器控制显示器的显示二实验内容1了解逻辑门3-8译码器4-1选

• 实验报告（四—七译码器）.doc

  实验三：四—七译码器实验报告实验日期：学生：陆小辉(：1228402025)指导老师：黄秋萍译码器是数字系统中常用的组合逻辑电路译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高低电平信号或另外一种代码译码是编码的反操作常用的译码器有二进制译码器二—十进制译码器和显示译码器本实验做的四—七译码器实际上就是一种显示译码器设计要求：设计四—七译码器完成相应的显示译码功能在输入为10

• 实验二_编码译码显示电路的应用.ppt

  1. 掌握编码器译码器的原理和使用方法2. 设计编码译码和七段数码管显示电路译码器七段LED共阳数码管的外形和内部结构

• 哈弗曼编码译码器实验报告.doc

  #

• 实验2-编码译码及显示电路.ppt

  编码、译码及显示电路 电子技术实验室张宇威实验目的1 掌握编码器、译码器集成电路的原理和使用方法。2 设计编码、译码和七段数码管显示电路。实验内容1 测试74LS148的逻辑功能，画出功能表。2 将编码器、译码器、七段数码管连接起来，组成十进制数码显示电路，输入数据0~7，观察显示结果；数字显示电路设计思路编码器译码器ＬＥＤ数码管显示代码编码器（ 74LS148 ）编码器：是一个多输入、多输出的组

• 实验四计数译码显示电路.ppt

  实验四 计数译码显示电路一实验目的 1掌握中规模集成电路计数器的逻辑功能 及使用方法 2学习使用74LS47(七段显示译码器)和共阳极七段显示器 3掌握用计数器设计简单时序逻辑电路的方法二实验设备 1．数字实验箱(型号) 2 ．数字万用表 3 ．数字示波器 4．集成电路：74LS16174LS47 74LS00 74LS90共阳七段数码管 三实验内容及步骤：74LS161

• 实验二-计数译码和显示电路07.ppt

  六十进制计数译码和显示电路的方框图如图1所示616D74LS161PH计数X