第五章 锁存器和触发器第十五讲 教学内容: ①基本RS触发器的构成及其工作原理②时钟控制触发器的应用点及其工作原理③主从触发器和边沿触发器的构成及JK触发器和D触发器的应用教学要求:① 掌握两器件的工作原理② 熟悉两器件的应用教学难点:①主从触发器和边沿触发器的构成特点及其工作原理②JK触发器和D触发器的应用这一章介绍一种新的逻辑部件--触发器触发器的新在于它具有记忆功能它是构成时序
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第5章 锁存器和触发器学习要点:锁存器的电路结构和工作原理触发器的电路结构和工作原理触发器的逻辑功能5.1 双稳态存储单元电路5.2 锁存器5.3 触发器的电路结构和工作原理5.4 触发器的逻辑功能退出第5章 锁存器和触发器5.1 双稳态存储单元电路5.1.1 双稳态的概念5.1.2 双稳态存储单
单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级5 锁存器和触发器5.2 触发器的电路结构和工作原理5.3 触发器的逻辑功能5.1 双稳态电路结构和工作原理教学基本要求1触发器的电路结构和工作原理2熟练掌握SR触发器JK触发器D触发器及T 触发器的逻辑功能3正确理
#
一锁存器锁存器(latch)---对脉冲电平敏感在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元数据存储的动作取决于输入时钟(或者使能)信号的电平值仅当锁存器处于使能状态时输出才会随着数据输入发生变化锁存器不同于触发器它不在锁存数据时输出端的信号随输入信号变化就像信号通过一个缓冲器一样一旦锁存信号起锁存作用则数据被锁住输入信号不起作用锁存器也称为透明锁存器指的是不锁存时输出对于输入是透明的
CMOS锁存器的工作原理: CMOS锁存器有两种状态:传输或保持 传输: 当时钟信号clk为0时与输入信号d连接的传输门1(TG1)导通而与输出信号q连接的传输门2(TG2)截止这时d信号的任何变化都会传送到q和qb端CMOS锁存器处于传输状态 时钟信号CLK上升沿触发INV1TG4主触发器CMOS主从D型触发器
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级《数字电子技术基础》第五版单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母
单击此处编辑母版标题样式Click to edit Master text styles Second levelThird levelFourth levelFifth level单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级(4-)单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第五章 触发器1一用于记忆一位二进制信号1. 有两个能自行保持的
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第五章 触 发 器 第五章 触 发 器 5.1 时序电路概述 5.2 基本触发器 5.3 集成触发器 5.1 时序电路概述 5.1.1 时序电路特点 时序电路的特点是在任何时刻电路产生的稳定输出信号不仅与该时刻电路的输入信号有关而且还与电路过去的状态有关由于它与过去的状态有关所以电路中必须具有
输出与原来状态无关 时序电路按输出变量的依从关系来分:米里(Mealy)型莫尔(Moore)型两类Q n1 触发器的基本性质是: (1) 具有两个稳定的状态分别用二进制数码的1和0表示 (2) 由一个稳态到另一稳态必须有外界信号的触发否则它将长期稳定在某个状态即长期保持所记忆的信息 (3) 具有两个输出端:原码输出Q和反码输出Q一般用Q
违法有害信息,请在下方选择原因提交举报