相关文档

• 实验7 74ls160组成n进制计数器.doc

  实验7 74ls160组成n进制计数器一实验内容1．掌握集成计数器的功能测试及应用2．用异步清零端设计6进制计数器显示选用数码管完成3．用同步置0设计7进制计数器显示选用数码管完成二演示电路74LS160十进制计数器连线图如图1所示图1 74LS160十进制计数器连线图74161的功能表如表1所示由表1可知74161具有以下功能：???? ① 异步清零???? 当(CLR)=0时不管其他

• 实验7-N进制计数器.ppt

  实验5 时序逻辑电路的应用7CP0R0B CD4511是BCD—七段译码带输出驱动器的译码器 是与七段共阴极数码管配套使用的译码器管脚排列如下图e14BCD码七段译码器15CD4511四实验面板：Q2fgg1412R Q348421BCDQ3Q1RCP

• 74Ls290芯片构成N进制计数器.ppt

  异步2—5—10进制计数器74LS290 异步2—5—10进制计数器74LS290 2023322图5-32(a) 二进制计数器 10 0 1 （3） 8421BCD码十进制计数：将Q0与CP1相连计数脉冲CP由CP0输入 0 0 1 00 1 1 190 0 0 01 0 0 00

• 实验二74ls161做12进制计数器.doc

  实验名称：用74LS161设计同步12进制计数器 学生： 班级： ：指导老师： 同组人： 成绩：一实验目的及要求: 1.实验目的：(1)熟悉利用QuartusⅡ的原理图输入方法设计组合电路(2)学会对实验板上的FPGACPLD进行编程下载(3)硬件验证自己的设计项目2.实验要求：(1)要求所设计的电路有三个输入端：? en:使能端高电平有效? c

• 74ls161做12进制计数器.doc

  实验名称：用74LS161设计同步12进制计数器 学生： 班级： ：指导老师： 贾默伊 同组人： 成绩：一实验目的及要求: 1.实验目的：(1)熟悉利用QuartusⅡ的原理图输入方法设计组合电路(2)学会对实验板上的FPGACPLD进行编程下载(3)硬件验证自己的设计项目2.实验要求：(1)要求所设计的电路有三个输入端：? en:使能端高电平有效?

• 用74LS162计数器设计24进制计数器.doc

  : 桑贤超 班级: 文自112-2班 : 201190519234 试验: 24进制计数器的设计 日期: 指导老师: 徐洪霞 实验报告的名称: 24进制计数器的设计本次实验的目的: 1.掌握74LS162 计数器的用法2. 利用74LS162计数器设计一个24进制计数器实验设备：Maplus2x软件试验箱画出实验原理图标明引脚连线画出防真波形图注明引脚.

• N进制计数器.doc

  利用计数器的级联获得大容量同步N进制计数器一级联法计数器的级联是将多个集成计数器（如M1进制M2进制）串接起来以获得计数容量更大的N（=M1×M2）进制计数器一般集成计数器都设有级联用的输入端和输出端同步计数器实现的方法：低位的进位信号→高位的保持功能控制端（相当于触发器的T端）有进位时高位计数功能无进位时高位保持功能两片CT74LS160级联成100进制同步加法计数器由图可看出：低位片CT74L

• 74LS160计数器.docx

  实验九 74LS160计数器一实验目的：1. 了解计数器的基本原理2. 掌握集成计数器芯片74LS160工作原理及应用二实验原理：174LS160 为可预置的十进制同步计数器其管脚图如图所示：RCO 进位输出端 ENP 计数控制端QA-QD 输出端ENT 计数控制端CLK 时钟输入端CLR 异步清零端(低电平有效)LOAD 同步并行置入端(低电平有效)274L

• 集成计数器74LS290.doc

  2.集成计数器74LS29074LS290为异步二-五-十进制加法计数器其引脚排列逻辑符号如图6-32所示电路的逻辑功能见表6-10.输入输出ROA·ROBS9A·S9BCP0·CP1Q3 Q2 Q1 Q010XX0000X1XX100100CP 0二进制计数000 CP五进制技术00CP Q0十进制计数从逻辑符号以及功能表中可看出CP0CP1均为输入计数脉冲输入端下降沿有效S9AS

• 同步二进制可逆计数器（74LS191）.ppt

  同步二进制可逆计数器（74LS191）1电路逻辑图2功能表74LS191与74LS161的功能表的区别3用置位法将74LS191接成N进制加法计数器的步骤(举例)演示同步练习14用置位法将74LS191接成N进制减法计数器的步骤(举例)演示同步练习2小结布置作业74LS191的逻辑电路图D3~D0:数据输入端Q3~Q0:数据输出端S:控制端M:加减控制端LD:预制端返回74LS191功能表返回7