相关文档

• 74ls138译码器中文资料.doc

  74LS138芯片是常用的3-8线译码器ls是ttl的 他s版本叫74HC138常用在单片机和数字电路的译码电路中74LS138真值表是大家最常查询的下面我给大家介绍一下他的相关以方便各位同学或者朋友真值表：上表中x表示为任意输入状态在片选使用状态下输入中8线始终只有1线为0 此74HC138芯片在单片机系统中极大限度的起到了扩展IO资源的作用只要用单片机的2个io引脚资源就能控制8个

• 译码器74HC138中文资料[1].doc

  译码器74HC138中文2010-01-01 08:00集成电路介绍：译码器74HC138中文74hc138 3-8线译码器译码器也称解码器译码过程实际上是一种翻译过程即编码的逆过程译码器的输入是n位二值代码输出是m个表征代码原意的状态信号(或另一种代码)一般情况下有m小于等于2的n次方即译码器输入线比输出线要少译码器按其功能可分为三大类： (1)变量译码器：将输入的二进制代码还原为

• 74LS138中文资料.doc

  #

• 74HC138中文资料.doc

  74HC138中文74HC138是一款高速CMOS器件74HC138引脚兼容低功耗肖特基TTL(LSTTL)系列　　74HC138译码器可接受3位二进制加权地址输入(A0 A1和A3)并当使能时提供8个互斥的低有效输出(Y0至Y7)74HC138特有3个使能输入端：两个低有效(E1和E2)和一个高有效(E3)除非E1和E2置低且E3置高否则74HC138将保持所有输出为高利用这种复合使能

• 74HC138中文资料.doc

  74HC138中文 HYPERLINK l m=0t=1c=fks_087070085087084064084095094095085084081065080086081075084 默认分类 2009-11-10 12:38:48 阅读1084 评论0 字号：大中小 ? 引脚布局??????????????????????????????????????????????????

• 74LS164中文资料.doc

  164 为 8 位移位寄存器其主要电特性的典型值如下：?5474164? 185mW???? 5474LS164 80mW当清除端(CLEAR)为低电平时输出端(QA－QH)均为低电平 串行数据输入端(AB)可控制数据当 AB任意一个为HYPERLINK :.838dz t _blank 低电平则禁止新数据输入在时钟端(CLOCK)脉冲上升沿作用下Q0 为低电平当

• 74HC138中文资料.doc

  74HC138中文74HC138是一款高速CMOS器件74HC138引脚兼容低功耗肖特基TTL(LSTTL)系列　　74HC138译码器可接受3位二进制加权地址输入(A0 A1和A3)并当使能时提供8个互斥的低有效输出(Y0至Y7)74HC138特有3个使能输入端：两个低有效(E1和E2)和一个高有效(E3)除非E1和E2置低且E3置高否则74HC138将保持所有输出为高利用这种复合使能

• 74LS164中文资料.doc

  164 为 8 位移位寄存器其主要电特性的典型值如下：?5474164? 185mW???? 5474LS164 80mW当清除端（CLEAR）为低电平时输出端（QA－QH）均为低电平 串行数据输入端（AB）可控制数据当 AB任意一个为 t _blank 低电平则禁止新数据输入在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平当AB 有一个为高电平则另一个就允许输入数据并在CLOCK 上升

• 74LS164中文资料.doc

  164 为 8 位移位寄存器其主要电特性的典型值如下：?5474164? 185mW???? 547 80mW当清除端（CLEAR）为低电平时输出端（QA－QH）均为低电平 串行数据输入端（AB）可控制数据当 AB任意一个为 t _blank 低电平则禁止新数据输入在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平当AB 有一个为高电平则另一个就允许输入数据并在CLOCK 上升沿作用下决定

• 74HC138中文资料.doc

  #