相关文档

• FIFO的verilog代码.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级复杂逻辑电路设计实验内容 (1)FIFO存储器的设计 (2)熟悉modelsim设计环境 FIFO是英文First In First Out 的缩写是一种先进先出的数据缓存器他与普通存储器的区别是没有外部读写地址线这样使用起来非常简单但缺点就是只能顺序写入数据顺序的读出数据其数据地址由内部读写指

• FIFO的verilog代码.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级实验四复杂逻辑电路设计实验室：九教南212实验内容 (1)FIFO存储器的设计 (2)熟悉modelsim设计环境 FIFO是英文First In First Out 的缩写是一种先进先出的数据缓存器他与普通存储器的区别是没

• FIFO的verilog代码.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级实验四复杂逻辑电路设计实验室：九教南212实验内容 (1)FIFO存储器的设计 (2)熟悉modelsim设计环境 FIFO是英文First In First Out 的缩写是一种先进先出的数据缓存器他与普通存储器的区别是没有外部读写地址线这样使用起来非常简单但缺点就是只能顺序写入数据顺序的读出

• FIFO的verilog设计测试代码.doc

  FIFO存储器的设计module fifo (clk rstp din writep readp dout emptyp fullp)inputclkinputrstp 复位信号input [15:0]dininputreadp 读信号inputwritep 写信号output [15:0]doutoutputemptyp 空标志outputfullp

• 异步FIFO及verilog原码.doc

  异步FIFO及verilog原码_1异步FIFO及verilog原码??这几天看了Clifford E. Cummings的两篇大作《Simulation and Synthesis Techniques for Asynchronous FIFO Design》and 《Simulation and Synthesis Techniques for Asynchronous FIFO De

• SDRAM的verilog代码.doc

  module sdr_test(clkrst_nsdram_clksdram_ckesdram_cs_nsdram_ras_nsdram_cas_nsdram_we_nsdram_basdram_addrsdram_datasdram_udqmsdram_ldqmrs232_txsdram_rd_reqsdram_wr_acksdram_rd_acksys_data_outsdram_bus

• 陈佩蕙的verilog代码规范.pdf

  IP Qualificati

• Verilog代码编写规范.doc

  #

• 串口通信Verilog代码.doc

  #

• 2ASK调制解调的verilog-HDL代码.doc

  基于verilog HDL描述语言对基带信号进行ASK振幅调制module ASK_modulator(clkstartxy) input clk 系统时钟 input start开始调制信号 input x 基带信号 output y 调制信号 reg [1:0] q分频计数器 reg f载波信号 always (posedge clk) begin if(sta