相关文档

• 十二进制计数器.doc

  十二进制计数器附录1：实验电路图附录2：元器件清单仪器名称型号数量用途同步十进制计数器74LS160 2片级联构成其他进制计数器 与门 或门 非门74LS08D74LS32D74LS04D各1个辅助设计构成其他计数器共阴极显示器DCD-HEX2只显示数字计数电压源Vcc 5v1个提供电压译码器74LS1482个译码 : PAGE 2

• 十二进制计数器.doc

  Xilinx FPGA实验报告——十二进制同步计数器十二进制同步计数器实验内容用BCD码实现个位和十位 其中个位十进制十位二进制当计数到11时产生进位脉冲自行设计VHDL测试向量文件进行仿真测试分频产生1Hz信号用1Hz信号作为十二进制同步计数器的计数时钟设计数码管译码电路将计数结果在BASYS2实验板上下载显示实验目的熟悉Xilinx的ISE软件的使用和设计流程掌握ISE仿真方法熟悉Xilinx

• 十二进制计数器.doc

  郑州科技学院《数字电子技术》课程设计题 目 十二进制计数器 学生 丁洪宝 专业班级 电科一班 学 号 201031018 院 （系） 电气工程学院 指导教师 袁玉霞 完成时间 2013年03月15日 : PAGE  : 目 录 TOC o 1-2 h z

• 秒分时数字电子钟__六十进制秒分计数器二十四进制(或十二进制)计时计数器.doc

  数字电子钟是一种用数字显示秒分时日的计时装置与传统的机械钟相比它具有走时准确显示直观无机械传动装置等优点因而得到了广泛的应用小到人们日常生活中的电子手表大到车站码头机场等公共场所的大型数显电子钟数字电子钟由以下几部分组成：秒脉冲发生器校时电路六十进制秒分计数器二十四进制(或十二进制)计时计数器秒分时的译码显示部分等 设计总体思路

• VHDL二十四进制计数器.docx

  library ieeeuse _logic_use _logic_entity fenpin isport( clk40M: in std_logic clk1hzclk1000hz: out std_logic ) end fenpin architecture one of fenpin is signal a: integer ra

• 四二十四进制计数器设计.doc

  实验4二十四进制计数器设计一 实验目的1．熟悉ＱuartusII的ＶＨＤＬ文本设计流程全过程学习计数器的设计与仿真2．掌握简单逻辑电路的设计方法与功能仿真技巧3 学习使用VHDL语言进行二十四进制计数器的设计二. 实验仪器设备 1 PC机1台 2 ＱuartusII系统1套三.实验原理1 参考二十四进制计数器设计中的相关内容2 根据老师教学演示的相关内容四.实验内容用VHDL语言设计一个二十四进制

• 十六进制计数器.doc

  4．5．3 同步计数器在数字电路中将能够实现计数逻辑功能的器件称为计数器计数器计数的脉冲信号是触发器输入的CP信号数字电路所接触到的计数器种类繁多对计数器按进制来分有二进制十进制和任意进制的计数器按触发方式来分有同步和异步计数器按计数的规则来分有加法和减法计数器等描述计数器的一个重要参数称为计数器的计数容量计数器计数器容量的定义是：计数器所能够记忆的输入脉冲个数因例4-1所分析的时序逻辑电

• 六十进制计数器.doc

  EDA技术实验项目报告项目题目: 六十进制计数器姓 名： 院 系： 专 业： 学 号： 指导教师： 综合成绩： 完成时间: 年 月 日一项目实验内容摘要 利用QuartusII软件

• 二进制计数器.ppt

  #

• EDA十进制100计数器.doc

  T10.vhdLIBRARY IEEEUSE IEEE.STD_LOGIC_1164.ALLUSE IEEE.STD_LOGIC_UNSIGNED.ALLENTITYt10 ISPORT (CLKRSTENLOAD:IN STD_LOGICDATA:INSTD_LOGIC_VECTOR(3 DOWNTO 0)DOUT:OUTSTD_LOGIC_VECTOR(3 DOWNTO 0)C