#
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级山东大学控制学院 张东亮第2章 F281x DSP控制器总体结构本章内容:2.1 DSP的引脚及其功能 2.2 DSP的片内硬件资源2.3 存储器扩展外部接口XINTF2.4 DSP 片内Flash和OTP存储器2.5 代码安全模块CSM41620221山东大学控制学院 张东亮2.6 时钟与低功耗模式 2.7
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第二章 DSP芯片的基本结构和特征 引言DSP芯片的基本结构TI的定点DSP芯片TI的浮点DSP芯片TI的多处理器芯片其他的DSP芯片引言:DSP芯片的发展DSP芯片的分类TI DSP 芯片发展比较表(典型值)年份1982年1992年1999年制造工艺
80C51典型产品资源配置与引脚封装2基本型:80518751803180C5187C5180C31 ﹡ Intel的:80C3180C5187C5180C3280C5287C52等 ﹡ ATMEL的:89C5189C5289C2051等 ﹡ Philips华邦DallasSiemens(Infineon)等的许多产品 80C51的应用模式 一总线型单片机应用模式.
第2章1.MCS-51单片机的片内都集成了哪些功能部件各个功能部件的最主要的功能是什么2. 说明MCS-51单片机的引脚的作用 该引脚接高电平和接低电平时各有何种功能3.MCS-51的时钟振荡周期和机器周期之间有何关系答:1个机器周期等于12个时钟振荡周期4. 在MCS-51单片机中如果采用6MHz晶振一个机器周期为( )答:2微秒5. 程序存储器的空间里有5个单元是特殊的这5个单元对
#
标准型单片机的组成及结构 中央处理器(CPU)数据存储器(内部RAM) 程序存储器(内部ROM) 定时计数器 并行IO口 串行口 时钟电路 中断系统 2.2 80C51的存储器 2.5 输入/输出端口结构 P2口读引脚与读端口操作 图2-12基本定时时序关系 复位状态
输出设备①任务启动时执行该任务的程序和数据从外存成批传送到内存③CPU逐条执行指令按指令要求完成对数据的运算和处理指令就是命令它用来规定CPU执行什么操作指令是构成程序的基本单位程序是由一连串指令组成的指令采用二进位表示大多数情况下指令由两个部分组成: 运算器指令2 操作数地址运算器用来对数据进行各种算术或逻辑运算所以称为算术逻辑部件 (ALU)参加ALU运算的操作数通常来自通用寄存器GPR
输出设备①任务启动时执行该任务的程序和数据从外存成批传送到内存③CPU逐条执行指令按指令要求完成对数据的运算和处理指令就是命令它用来规定CPU执行什么操作指令是构成程序的基本单位程序是由一连串指令组成的指令采用二进位表示大多数情况下指令由两个部分组成: 运算器指令2 操作数地址运算器用来对数据进行各种算术或逻辑运算所以称为算术逻辑部件 (ALU)参加ALU运算的操作数通常来自通用寄存器GPR
22CPU的逻辑结构与工作原理221CPU的结构 222指令与指令系统223CPU的性能指标221CPU的结构“存储程序控制” 原理将问题的解算步骤编制成为程序,程序连同它所处理的数据都用二进位表示并预先存放在存储器中程序运行时,CPU从内存中一条一条地取出指令和相应的数据,按指令操作码的规定,对数据进行运算处理,直到程序执行完毕为止 ②CPU从内存中逐条读取该程序的指令及相关的数据④将指令的运
违法有害信息,请在下方选择原因提交举报