单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级单击此处编辑母版标题样式单击此处编辑母版
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级三 Verilog HDL硬件描述语言大
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级Verilog HDL硬件描述语言Hardware Description Language(HDL)西安理工大学电子工程系1宏定义 `define:用一个指定的标识符(即名字)来代表一个字符串它的一般形式为: `define 标识符(宏名) 字符串(宏内容)
#
硬件描述语言VHDL数字系统设计分为硬件设计和软件设计 但是随着计算机技术超大规模集成电路(CPLDFPGA)的发展和硬件描述语言(HDL Hardware Description Language)的出现软硬件设计之间的界限被打破数字系统的硬件设计可以完全用软件来实现只要掌握了HDL语言就可以设计出各种各样的数字逻辑电路 老的硬件设计方法老的硬件设计方法有如下几个特征:采用自下而上的设计方法
课程名称:FPGA与硬件描述语言课程编码:7002301课程学分:2学分课程学时:32学时适应专业:电子信息工程电子信息工程(理工科实验班)《FPGA与硬件描述语言》FPGA and Hardware Describing Language教学大纲一课程性质与任务性质:本课程的授课对象为电子信息工程专业二年级本科生课程属性为专业基础必修课该课程讲授FPGA基本原理及结构先进的硬件描述语言(V
3)VHDL与电原理图描述的比较: VHDL具有较强的抽象描述能力可进行系统行为级别的描述描述更简洁效率更高 VHDL描述与实现工艺无关 电原理图描述必须给出完整的具体的电路结构图不能进行描象描述描述繁杂效率低 电原理图描述与实现工艺有关8门电路级portsVHDL语言的一些基本特点: VHDL语言由保留关键字组成 一般VHDL语
#
违法有害信息,请在下方选择原因提交举报