相关文档

• 7-1_RS锁存器_chenyu.ppt

  Chapter 7 Sequential Logic Design Principles 时序逻辑设计原理(P521) Chapter 7Sequential Logic Design Principles第７章　　时序逻辑设计原理71 Bistable Elements 双稳态元件72 latches and Flip-Flops 锁存器与触发器73 Clocked Synchronous S

• 7-2__触发器_chenyu.ppt

  class-exercisesSkech the output of an S-R latch of the figureof last classS-R LATCHThe time delay in S-R latchInitial state:Q=0Last state:Q=1If input from 11 to 00 Initial state:Q=0QN=0Last state:Q=Q

• 锁存器.doc

  锁存器 00a827016a5da54e7bec2c87 锁存器锁存器(Latch)是一种对 脉冲电平敏感的存储单元 电路它们可以在特定输入脉冲电平作用下改变状态锁存就是把 信号暂存以维持某种电平状态锁存器的最主要作用是缓存其次完成高速的控制其与慢速的外设的不同步问题再其次是解决驱动的问题最后是解决一个 IO 口既能输出也能输入的问题目录 l 1简单锁存器描述： l 2累

• 锁存器.docx

  #

• SR锁存器.ppt

  52SR锁存器1或非门构成的SR锁存器2与非门构成的SR锁存器

• 74HC573锁存器.docx

  74HC573 编辑本段74HC573八进制 3 态非反转透明锁存器　　74HC573  o 查看图片 t _blank ?? 高性能硅门 CMOS 器件 　　SL74HC573 跟 LSAL573 的管脚一样器件的输入是和标准 CMOS 输出兼容 　　的加上拉电阻他们能和 LSALSTTL 输出兼容 　　当锁存使能端LE为高时这些器件的锁存对于数据是透明的（也就是说输出同 　　步

• 触发器与锁存器.doc

  一锁存器锁存器（latch）---对脉冲电平敏感在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元数据存储的动作取决于输入时钟（或者使能）信号的电平值仅当锁存器处于使能状态时输出才会随着数据输入发生变化锁存器不同于触发器它不在锁存数据时输出端的信号随输入信号变化就像信号通过一个缓冲器一样一旦锁存信号起锁存作用则数据被锁住输入信号不起作用锁存器也称为透明锁存器指的是不锁存时输出对于输入是透明的

• 锁存器和触发器.ppt

  单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级5 锁存器和触发器5.2 触发器的电路结构和工作原理5.3 触发器的逻辑功能5.1 双稳态电路结构和工作原理教学基本要求1触发器的电路结构和工作原理2熟练掌握SR触发器JK触发器D触发器及T 触发器的逻辑功能3正确理

• CMOS锁存器-D触发器.ppt

  CMOS锁存器的工作原理： CMOS锁存器有两种状态：传输或保持 传输: 当时钟信号clk为0时与输入信号d连接的传输门1(TG1)导通而与输出信号q连接的传输门2(TG2)截止这时d信号的任何变化都会传送到q和qb端CMOS锁存器处于传输状态 时钟信号CLK上升沿触发INV1TG4主触发器CMOS主从D型触发器

• HC573锁存器知识.ppt

  二真值表