相关文档

• oc实验7.docx

  #

• oc实验八.docx

  #

• oc实验4.docx

  #

• OC门和三态门实验.doc

  思考题：图3.5错误CMOS门在什么条件下可直接驱动TTL门电路TTL门直接驱动CMOS门电路试问能否正常工作你是怎么考虑的CMOS电路多余的输入端在使用时不允许悬空其理由是什么 74系列：： 74LS00 TTL 2输入端四与非门 74LS01 TTL 集电极开路2输入端四与非门 74LS02 TTL 2输入端四或非门 74LS03 TTL 集电极开路2输入端四与非门 74LS04 T

• 实验四-OC门与三态门.ppt

  ??? ?? ??? ?? 实验四 OC门和TS门 把输出级改成集电极开路的三极管结构—— OC (Open Collector)门式中VCC 是外接电源电压IOH 是每个OC门输出三极管截止时的漏电流IIH 是负载门每个输入端的高电平输入电流（1）用OC门实现线与 RL AA（3）用OC门驱动大电流负载 ② 通过A1A0控制使四个使能端 交替为0观察LED 显示情

• 实验一-三态门和OC门讲稿.ppt

  实验一 三态门和OC门的研究VCC4B 4Y 4A3B3Y3AD1待设计电路(1)下图是电路原理图1 2 3 4 5 6 7 8 9 105VC374LS01D2 (K5)五实验报告要求

• 实验3-OC-三态门逻辑功能测试.pdf

  #

• 实验三三态门OC门的设计与仿真.doc

  实验三 三态门OC门的设计与仿真实验目的1. 用逻辑图和VHDL语言设计三态门三态门的使能端对低电平有效2．用逻辑图和VHDL语言设计一个OC门(集电极开路门)实验设计思想对三态门的代码在过程中用IF语句如果En输入为1则将datain赋予dataout否则赋予Z对OC门的代码在过程中用IF语句如果A输入为则将0赋予dataout否则赋予Z实验原理图三态门OC门实验VHDL源程序1.三态门L

• 实验7.docx

  #

• 实验7.docx

  #