相关文档

• Altera开发.doc

  3rd Party EDA Synthesis第三方EDA综合工具3rd Party Formal Verification第三方一致性验证AActive Parallel (AP)主动并行配置(AP)ALM自适应逻辑模块(ALM)Alteraplete Design SuiteAltera完整设计开发包Altera InstallerAltera安装工具Altera License Se

• ALTERA-literatureAutomotive-Solutions.pdf

  ?Automotiv

• Altera-FPGA-Guide.pdf

  #

• altera选型.docx

  宏单元（或逻辑单元）是PLDFPGA的最基本单元不同产品对这种基本单元的叫法不同如LEMCCLBSlices等但每个基本单元一般都包括两部分一部分实现组合逻辑另一部分实现时序逻辑各个厂家的定义可能不一样对ALTERA的芯片每个基本单元含一个触发器对Xilinx的部分芯片每个基本单元含两个触发器一般不用门的数量衡量PLDFPGA的大小因为各家对门数的算法不一样象ALTERA和Xilinx对门的计算结

• Altera资料_玩转FPGA.doc

  玩转FPGA在Altera亚洲创新设计大赛的上看到一个很好的文章源地址为 HYPERLINK 觉得像是博客上摘录的所以google了一下但是并没有找到某一个博文上有记载看来确实是Altera内部的信息：boardPhDreid1168574960file Wang(王欣) is the Senior Applications Engineer from Altera fo

• 第4章ALTERA的CPLDyy.pptx

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级2010-12-26??中国矿业大学 信电学院主讲：付慧生 教授第四章ALTERA的CPLD与FPGA器件中国矿大 信电学院编写：FHSAltera 简介Altera 是世界上最大的专业CPLDFPGA之一Altera 设计的PLD器件包括 MAXMAXⅡ系列CPLD(阵列型EEPROM配置)FLEXACEXAPE

• altera-flash烧写步骤.doc

  设置从CFI_FLASH中引导程序需要在Sopc Builder中将cpu的Reset Vector选择为cfi_flash.如图：点击Sopc Builder下的generate生成文件在Quartus II 中编译完成后点击tool>programmer.将pof文件（配置文件）烧写进EPCS中设置如下图：上述步骤完成后打开Nios II 将编译好的程序烧到cfi_flash中点击Nios I

• Altera-USB使用方法.pdf

  #

• Altera-FPGACPLD-设计学习笔.doc

  Altera FPGACPLD 设计学习笔记硬件设计基本原则1)速度与面积平衡和互换原则：一个设计如果时序余量较大所能跑的频率远高于设计要求能可以通过模块复用来减少整个设计消耗的芯片面积这就是用速度优势换面积的节约反之如果一个设计的时序要求很高普通方法达不到设计频率那么可以通过数据流串并转换并行复制多个操作模块对整个设计采用乒乓操作和串并转换的思想进行处理在芯片输出模块处再对数据进行并串转换从而实

• ModelSim的使用（Altera官网）.doc

  About Using the ModelSim Software with the Quartus II SoftwareAuthor: Kerwin. Xie ModelSim-Altera Design Flow（For Altera Version） _pro_msim_ o eda_pro_msim_ Set up the ModelSim-Altera working enviro