相关文档

• 基于FPGA的CAN设计.doc

  毕业设计说明书 基于FPGA的 CAN总线控制器设计专 业电子信息工程学生XXX班 级BXXX学 号 XX指导教师XX完成日期2012年6月2日Created with an evaluation copy of . To discover the full versions of our APIs please visit:

• 基于FPGA的RS232设计.doc

  课程设计(论文)说明书 题 目 ： 基于FPGA的RS232串口通信 院 (系) ： 信息与通信学院 专 业 ： 微电子学 学生姓

• 基于FPGA的DDS设计.doc

  一实验名称：基于FPGA的DDS信号源设计二技术规范：1.实验目标：设计一个直接数字频率合成(DDSDirect Digital Synthesis)DDS是一种新型的频率合成技术DDS 技术是一种把一系列数字形式的信号通过DAC 转换成模拟信号的合成技术DDS 技术具有频率切换时间短频率分辨率高频率稳定度高输出信号的频率和相位可以快速切换输出相位可连续并且在改变时能够保持相位的连续很容易实

• 基于FPGA的ASIC设计.doc

  #

• FPGA设计基础-基于QuartusII的FPGA设计基本流程.ppt

  西安邮电学院计算机系1 Quartus Ⅱ 用户界面西安邮电学院计算机系时序分析主要内容：创建工程图形输入文本输入 设计的输入 - 图形输入西安邮电学院计算机系 设计的输入 - NOTES西安邮电学院计算机系16202333选择菜单【Assignments】-【Settings】对话框Category中的Fitter Settings选项则可进行时序驱动编译选项Fitter等级工程范围的Fitte

• 基于FPGA的CAN总线星形拓扑结构设计.pdf

  基于 FPGA的CAN总线星形拓

• 基于FPGA的UART16550的设计.pdf

  通信设 备

• 基于FPGA的计算器设计.doc

  基于FPGA的计算器设计摘 要本文介绍了一个简单计算器的设计该设计采用了现场可编程逻辑器件FPGA设计并基于硬件描述语言VHDL在Altera的Quartus Ⅱ软件上实现仿真系统由计算部分存储部分显示部分和输入部分四个部分组成计算部分为加法器减法器乘法器和除法器存储部分需要3个存储器来实现：内部累加器(acc)输入寄存器(reg)以及结果暂存器(ans)显示部分由四个七段译码管组成分

• 基于FPGA的计算器设计.doc

  目 录 TOC o 1-3 h z u  HYPERLINK l _Toc263002663 摘要 PAGEREF _Toc263002663 h I HYPERLINK l _Toc263002664 Abstract PAGEREF _Toc263002664 h II HYPERLINK l _Toc263002665 第一章 引言 PAGEREF _

• 基于FPGA的设计题目.doc

  花样彩灯控制器的设计设计要求:假设输入脉冲为3MHz控制16只LED发光二极管每隔1s或2s显示一种花样要求显示的花样如下:闪烁2次 从LED(0)移位点亮到LED(15)一次 全部点亮一次 从LED(15)开始逐个熄灭至LED(0)1次 闪烁2次如果按下清零键时16只LED均熄灭一次然后再重新按规律显示如果没有按下快慢选择控制键时16只LED发光二极管是以每隔1s进行花