相关文档

• D触发器.doc

  基 于 CMOS 的 D 触 发 器 的 设 计 一设计目的：1进一步熟悉cadence软件的使用2掌握cadence的原理图编辑及修改方法3掌握cadence前仿的参数设置和方法4掌握D触发器的功耗截止频率和瞬态仿真二设计和原理：触发器是一个具有记忆功能的二进制信息存储器件是构成多种时序电路的最基本逻辑单元D触发器在CLK 有效电平期间将D的状态输出用CMOS 做器件是集成电路的发展方

• D触发器.doc

  #

• D触发器原理-D触发器电路图.doc

  边沿D 触发器: 负跳沿触发的主从触发器工作时在正跳沿前加入输入信号如果在CP 高电平期间输入端出现干扰信号那么就有可能使触发器的状态出错而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号这样输入端受干扰的时间大大缩短受干扰的可能性就降低了边沿D触发器也称为维持-阻塞边沿D触发器 电路结构: 该触发器由6个与非门组成其中G1和G2构成基本RS触发器D触发器工作原理: SD 和RD 接至基本RS

• D触发器原理-D触发器电路图.doc

  边沿D 触发器: 负跳沿触发的主从触发器工作时在正跳沿前加入输入信号如果在CP 高电平期间输入端出现干扰信号那么就有可能使触发器的状态出错而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号这样输入端受干扰的时间大大缩短受干扰的可能性就降低了边沿D触发器也称为维持-阻塞边沿D触发器 电路结构: 该触发器由6个与非门组成其中G1和G2构成基本RS触发器D触发器工作原理: SD 和RD 接至基本RS

• D触发器原理-D触发器电路图.doc

  边沿D 触发器: 负跳沿触发的主从触发器工作时在正跳沿前加入输入信号如果在CP 高电平期间输入端出现干扰信号那么就有可能使触发器的状态出错而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号这样输入端受干扰的时间大大缩短受干扰的可能性就降低了边沿D触发器也称为维持-阻塞边沿D触发器 电路结构: 该触发器由6个与非门组成其中G1和G2构成基本RS触发器D触发器工作原理: SD 和RD 接至基本RS

• J-K触发器D触发器.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级现代电子技术实验集成触发器的研究实验目的实验原理实验内容注意事项一实验目的 1掌握基本RS触发器JK触发器 D触发器和T触发器的逻辑功能 2掌握集成触发器逻辑功能的测试方法 3熟悉各类触发器之间逻辑功能的 相互转换方法实验目的实验原理实验内容注意事项 触发器是一种具有记忆功能的二进制存

• D触发器.ppt

  Qn1 Qn1

• 双D触发器.doc

  双D触发器CD4013的扩展应用? ? 在电子技术中N／2(N为奇数)分频电路有着重要的应用对一个特定的输入频率要经N／2分频后才能得到所需要的输出这就要求电路具有N／2的非整数倍的分频功能CD40 13是双D触发器在以CD4013为主组成的若干个二分频电路的基础上加上异或门等反馈控制即可很方便地组成N／2分频电路? ? 图1是3／2分频电路IC1IC2均接成二分频器所以该电路是由四分频电路

• 74HC74N-D触发器.pdf

  #

• D触发器实验.doc

  南 京 工 程 学 院 通信工程学院 实 验 报 告 课 程 名 称 可编程逻辑电路 实验项目名称 D触发器实验仿真 实验学生班级 多媒体通信111 实验学生 冯新新 实 验 时 间 2013年10月23日 实 验 地 点 信息楼C207