第一部分 理论课第一章 绪言 1.1 集成电路的发展 1.2 集成电路分类 1.3 集成电路设计第二章 MOS晶体管 2.1 MOS晶体管结构 2.2 MOS晶体管工作原理 2.3 MOS晶体管的电流电压关系 2.4 MOS晶体管主要特性参数 2.5 MOS晶体管的SPICE模型第三章 MOS管反相器 3.1 引言 3.2 NMOS管反相
第二级第三级第四级第五级第五章 数字集成电路系统设计 第五章 数字集成电路系统设计 5.1 二进制加法器(Adder)5.2 二进制乘法器(Multiplier) 5.3 桶型移位器(Barrel Shifter) 5.4 可编程逻辑器件 5.5 半导体存储器 5.1 二进制加法器(Adder) 5.1.1 一位加法器——半加器(Half Adder)与全加器(Full Adder)
晶片准备 制版 光刻工艺 氧化工艺 淀积 腐蚀 扩散 NMOS晶体管空穴当不考虑沟道长度调制系数λ的影响时: VGSVTP<VGS<VTPRDSM1薄氧层 N阱 NN阱N阱 S扩散电容 式中ΦB为结电势ΦB≈n是常数与PN结附近杂质的分布有关n= 逻辑扇出特性 R
Click to edit Master title styleClick to edit Master text stylesSecond LevelThird LevelFourth LevelFifth LevelEE141? Digital Integrated Circuits2ndIntroductionDigital Integrated CircuitsA Design Persp
Click to edit Master title styleClick to edit Master text stylesSecond LevelThird LevelFourth LevelFifth LevelEE141? Digital Integrated Circuits2ndManufacturingDigital Integrated CircuitsA Design Pers
Click to edit Master title styleClick to edit Master text stylesSecond LevelThird LevelFourth LevelFifth LevelEE141? Digital Integrated Circuits2nbinational CircuitsDigital Integrated CircuitsA De
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级EE141? Digital Integrated Circuits2nbinational Circuits第六章 CMOS组合逻辑门的设计 Nov 9 20111组合逻辑与时序逻辑组合逻辑时序逻辑Output = f(In)Output = f(In Previous In)2每一时刻 (除了切换期间的瞬态效
1.模拟信号模拟信号的采样信号电路测试 电路制备后对电路功能和性能参数的测试验证产品开发行为模型结构设计定义测试和产品开发采用计算机仿真验证器件参数的连续性—固定精确的模型—时序模型设计优化(trade-off robusting)— 软件编程动态范围(Dynamic range )受电源噪声限制—没有限制器件二级效应对性能的影响大温度的范围麦克风地震仪的电压:几毫伏几百毫伏视频照相机的电流:每
(1)工作状态:数字电路有两个工作稳定的状态每个输入和输出都处于两种状态之一这两种状态通常被分别称为高电平和低电平状态或者0和1状态因为电路的输出一般是电压所以这两种状态用VIH和VIL两个电压域值表示且VIH >VILVIH被称为高逻辑阈VIL被称为低逻辑阈 为使反相器转移特性曲线具有好的对称性种好的噪声容限上下两晶体管的几何尺寸比 的比例是一个优化值常称为反相器的4:1规则 2
L o g oClick to edit Master title styleClick to edit Master text stylesSecond levelThird levelFourth levelFifth levelCMOS混合集成电路课件L o g o数字集成电路设计方法主讲:余国义:15307111121E-Mail:michelsunmail.hust.edu电子
违法有害信息,请在下方选择原因提交举报