相关文档

• 实验二十五-CPLD电路设计实验.doc

  #

• CPLD实验.doc

  基于QUARTUS II图形输入电路的设计一 实验目的1通过一个简单的 3—8 译码器的设计掌握组合逻辑电路的设计方法2初步了解 QUARTUSII 原理图输入设计的全过程3掌握组合逻辑电路的静态测试方法二 实验原理3-8译码器三输入八输出因为三个输入端能产生的组合状态有八种所以输出端在每种组合中仅有一位为高电平的情况下能表示所有的输入组合其真值表如表1-1 所示:表1-1 三-八译码

• CPLD实验报告扫描驱动显示电路设计.doc

  #

• 实验五-时序逻辑电路的设计实验.ppt

  #

• 实验五-混频器电路设计.doc

  #

• 实验二用PLD实现组合逻辑电路.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级实验二用PLD实现组合逻辑电路用QUARTUS II软件环境设计仿真下载实验验证逻辑功能1.3-8译码器 2.BCD-7段译码器 3.用十六进制全加器实现 十进制全加器 CPLD应用讲授內容CPLD的简介EDA 工具－QUARTUS II快速入门电脑辅助数字电路设计3-

• 实验四组合电路设计（二）（可编程实验）.doc

  实验四 组合电路设计(二)一实验目的1掌握设计逻辑组合电路的方法2学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析3能够学会通过CPLD开发实现组合逻辑电路的功能二实验内容（1）设计一个两个2位二进制相乘电路 要求： a．写出实验内容的真值表及逻辑表达式 b．编写出实现电路的 VHDL语言程序 c．用MAXplus2进行仿真 d．将编好的程序下载到CPL

• CPLD实验报告.doc

  实验一 Xilinx软件及状态机设计一 实验目的：学习FPGA设计软件掌握软件流程掌握状态机编程二 实验内容：设计一个状态机三 实验说明：状态机设计是数字电路中使用非常广泛和方便的时序设计工具由于硬件是并行的触发相对软件是串行执行那么让硬件电路按照节拍执行串行操作指令就成为一个问题 这就是状态机的主要功能相应的软件指令中的几十条简单顺序执行代码可能需要硬件的几十上百个触发器去实现其

• 实验十六设计实验.ppt

  实验十六 设计实验一设计目的二可供设计的题目 三设计要求 四分析方案内容及要求一设计目的1．培养学生查阅文献的能力2．巩固理论课中学过的知识将所学的知识应运于实际3．培养学生独立思考分析和解决问题的能力4．进一步体会理论与实践的关系5．掌握设计实验的思路培养学生创新思维和科研技能二可供设计的题目1．盐酸和氯化铵混合溶液中各组分含量的测定2．混合碱中各组分含量的测定3．H2SO4 --H2C2O4混

• 集成电路设计实验一二.doc

  集成电路设计与应用实验08083215 刘江实验一 ISP synario 软件设计实践实验内容： synario 原理图输入1）启动isp synario2）创建一个新的工程设计项目给项目命名并选择器件3）在工程中新建原理图文件添加需要的原件并连线如下图：已完成的电路设计图2.设计的编译与仿真1）建立仿真测试向量在文本编辑器弹出后输入下列测试向量文件Module democx=.c..ABC