相关文档

• 实验五-逻辑仿真和数模混合仿真.doc

  实验五 逻辑仿真和数模混合仿真实验目的 （1）进一步熟悉利用Capture CIS仿真软件绘制电路原理图（2）掌握利用PSpice AD软件进行逻辑仿真和数模混合仿真（3）学习Probe窗口的简单设置二实验原理说明1逻辑仿真（1）逻辑仿真的基本含义是：根据给定的数字电路拓扑关系以及电路内部数字器件的功能和延迟特性由计算机软件分析计算整个数字电路的功能和特性（2）PSpice中逻辑仿真包括如下功

• 实验五_逻辑分析仪的仿真实验.doc

  实验五 逻辑分析仪的仿真实验一实验目的：1．理解逻辑分析仪的功能2．学会用multisim软件中虚拟逻辑分析仪测试数字信号逻辑的方法二实验原理：逻辑分析仪(Logic Analyzer)可以同步显示和记录16路逻辑信号用于对数字逻辑信号的高速采集和时序分析 在multisim软件中逻辑分析仪的图标如图5-1所示左侧有1F共16个输入端使用时接到被测电路的相关节点图标下部也有3个端子C是外时钟

• 实验五、时序逻辑电路仿真实验.doc

  #

• 数字逻辑仿真.docx

  半加器:全加器:串行累加器: :

• Verilog逻辑仿真（1）.ppt

  VHDL - 比VerilogHDL早几年成为I EEE标准 - 语法结构比较严格因而编写出的 模块风格比较清晰 - 比较适合由较多的设计人员合作完成 的特大型项目（一百万门以上） 行为级 的抽象 Verilog HDL - 较多的第三方工具的支持 - 语法结构比VHDL简单 - 学习起来比VHDL容易

• Verilog逻辑仿真（1）.ppt

  Verilog教程(1)清华大学微电子学研究所2003年9月提纲Verilog概述Verilog程序的基本结构Verilog上机环境及工具Verilog概述Verilog程序的基本结构Verilog上机环境及工具Verilog概述什么是Verilog HDLVerilog HDL(Hardware Discription Language)是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设

• 逻辑电路仿真-2.doc

  逻辑电路仿真逻辑电路基础知识图4-9 K0K1=10=0图4-10 K0K1=00=0与非门 表4-3 与非运算真值表输入A输入B输出P假假真真假真假真真—亮真—亮真—亮假—灭输入A输入B输出P001101011—亮1—亮1—亮0—灭图4-11 与非门符号图与非门关系：输入端全1输出端为0 输入端有0输出端即为1简称：全1为0有0即1下例为用与非门来控制电机LED做实验案例（用

• 实验3-组合逻辑电路设计与仿真1.doc

  中北大学 学院实验报告课程名称 实验项目名称 实验2 组合逻辑电路设计与仿真 学生 专业班级 实验成

• 模电实验仿真.doc

  #

• 数电仿真实验.docx

  数字电路仿真实验报告学院:电气工程学院 班级:0809 :李占军 :2008302540277实验一 组合逻辑电路设计与分析一实验目的1学会组合逻辑的特点2利用逻辑转换仪对组合逻辑电路进行分析与设计二实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时候的输出仅仅取决于同一时刻输入信号的取值组合根据电路确定功能是分析组合逻辑电路的过程一般