第五章 异步时序逻辑电路存储电路562023仅在输入脉冲作用下电路的状态才能发生并只能发生一次转换转换到何种次态取决于电路的现态和输入条件存储电路部分由触发器组成(带时钟端的触发器)脉冲异步电路的分析和设计方法与同步时序电路基本相同都采用状态图和状态表作为分析设计的工具单有些特殊规定5562023分析:该电路包括两个D触发器两个与门有一根脉冲输入线x一个输出端Z注意:钟控触发器的CP端总有一个控制
第五章 异步时序逻辑电路(3)输出信号的形式脉冲异步时序逻辑电路的输出信号可以是脉冲信号也可以是电平信号若电路结构为Mealy型则输出为脉冲信号因为输出不仅是状态变量的函数而且是输入的函数所以输出一定是脉冲信号若电路结构为Moore型则输出是电平信号因为输出仅仅是状态变量的函数所以输出值被定义在两个间隔不定的输入脉冲之间即由两个输入脉冲之间的状态决定例 分析如图所示的脉冲异步时序电路011D10Q
单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四
12逻辑Z1τ3作出状态图(1)列方程组K1 1 0状态方程:0171113Q2状态方程:0 1 00010106Q1时钟方程:1 1 111100050 0001Z4求出激励函数时钟函数和输出函数(3)状态分配时同一现态在不同输入下的次态并不要求逻辑相临25 x2(4)求时钟方程激励方程和输出方程3010d1011x30dD2Q100 1 0 0 1 1
逻辑功能上的特点(时序电路定义)任一时刻的稳定输出不仅决定于该时刻的输入而且和电路原来状态有关 结构上的特点 电路中包含存储元件─通常由触发器构成存储元件的输出和电路输入间存在着反馈连接这是时序电路区别于组合电路的重要特点之一Z(tn )=H[X(tn)Q(tn)] (5-3) 驱动方程 按触发方式分两类时序电路的逻辑功能表示法②求状态方程将驱动方程代入触发器特性方程求出状态方
#
#
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级数字逻辑基础第五章 异步时序电路异步时序电路的分类基本型异步时序电路 没有触发器依靠电路反馈记忆状态输入信号为电平型信号脉冲性异步时序电路 依靠触发器记忆状态输入为脉冲信号(时钟信号)但是没有统一的时钟并且将时钟作为显式的输入对待5.1 基本型异步时序电路分析基本型异步时序电路的模型输入变量系统状态激励状态输出变量
Click ※ 时序电路的设计方法>01(图a)0001注意:图(c)没有外输入时钟来后状态无条件转移0 00 11 11 00>12345Q2n1Q1n1z退出00Q2目录退出目录⊕ 然后将其合并得状态表如图(d)所示>退出Q2 =D2=Q1 Q1 =D1=Q0 Q0 =D0=Q1Q0状态表 由以上分析可见该电路在CP脉冲作用下把宽度为T的脉冲 以
存储电路的输入Y(Y1…Yr)YF2(XQn) 激励方程组X存储电路 …同步:莫尔型:1.逻辑方程式 1Z 3. 状态图001 0 01 0 0状态转换前的输入变量取值和输出值X=00 1 0110 11100状态表0 1 0101000 0010 1 00 0 101次态 输出(y(n1)Z)A01111状态表0 011
违法有害信息,请在下方选择原因提交举报