复习：74LS163的逻辑功能加法计数(16进制)11 11保持(C=0)0X 11X保持10 11X同步预置数XX 01同步置 零XXX0工作模式复习：74LS160的逻辑功能加法计数(十进制)11 11保持(C=0)0X 11X保持10 11X同步预置数XX 01异步置 零XXX0X工作模式◆ M<N：?反馈清零法：异步清零端同步清零端?反馈置数法：异步置数端同步置数端◆M>N： M=N1?N

EDA实验技术文档含异步清0和同步时钟使能的4位加法计数器实验内容与实验原理利用Quartus II建立一个含计数使能异步复位的4位加法计数器并进行仿真测试和硬件测试由实验开发板上数字信号源Clock0提供一个输入为4Hz的时钟输入信号clk由开发板上拨挡开关SW1控制计数使能端ena并由LED1指示由核心板上SYS_RST按键控制复位端rst并由LED2指示进位输出由LED3指示计数值由数