数字IC基本流程-----漂流 201073---201078 本教程将通过一个88的乘法器来进行一个从verilog代码到版图的整个流程(当然只是基本流程因为真正一个大型的设计不是那么简单就完成的可能包括可测试性设计扫描链重组天线效应等比较难的问题)此教程的目的就是为了让大家尽快了解数字IC设计的大概流程为以后学习建立一个基础此教程只是本人探索实验的结果并不代表内容都是正确的只是为了说明

DC使用说明文件说明：在进行下面的演示时需要用到两个文件一个是它是描述一个电路的verilog代码我们的目标就是用DC综合这个代码得到满足约束条件的电路网表另一个是它是综合的脚本文件这两个文件都在homestu100目录下大家把它们拷贝到自己的目录下以备使用DC既可使用图形界面也可不使用图形界面而直接运行脚本来综合电路一DC图形界面的使用DC图形界面的启动 打开一个终端窗口写入命令 dv –