#
#
单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级第六章 时序逻辑电路的分析与设计6.1 时序逻辑电路的基本概念6.2 同步 时序逻辑电路的分析6.3 同步 时序逻辑电路的设计6.4 异步 时序逻辑电路的分析6.5 若干典型的时序逻辑集成电路教学基本要求2熟练掌握时序逻辑电
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第 四 章组合逻辑电路§4.1 概述§4.2 组合逻辑电路的分析和设计方法§4.3 常用组合逻辑电路§4.4 组合逻辑电路的竞争-冒险现象教学内容1.组合逻辑电路的分析与设计方法2.常用组合逻辑模块的使用本章重点数字电路组合逻辑电路时序逻辑电路 任一时刻的输出仅取决于该时刻的输入与电路原来的状态无关
单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级单击此处编辑母版标题样式abcd单击此处编辑母版文本样式abvd第二级第三级第四级第五级第二章 逻辑代数与硬件描述语言基础2.1 逻辑代数 教学基本要求1熟悉逻辑代数常用基本定律恒等式和规则3熟悉硬件描述语言Verilog HDL2掌握逻辑代数的变换和卡诺图化简法 2.1.1 逻辑代数的基本定律和恒等
教学内容1.概念:能够存储1位二值信号的基本单元电路按结构可分为T和T′触发器 0或非门组成的基本RS触发器的特性表2.与非门构成1101 输入信号在全部作用时间内都直接改变输出端Q和Q′的状态011(同步触发器)锁存器(主从触发器) (2)输出信号过程CLK下降沿到来时主触发器封锁从触发器按照主触发器的状态改变10CP下降沿触发 在Q=0时J端出现正向干扰在Q=1时K端出现正
半导体存储器概述 ROM的结构 ROM主要由地址译码器存储矩阵和输出缓冲器三部分组成其基本结构如图所示 存储器的容量用存储单元的数目来表示通常以字数乘以位数(字长)来表示即 图 熔断型PROM存储单元的示意图 2.用ROM实现函数发生器 函数发生器可以产生正弦波锯齿波三角波方波等各种波形如果用ROM(或RAM)存储所需波形的数据并通过地址计数器向存储器提供每个信息单元的地址依次循环读
第8章 脉冲波形的产生与整形
数字电子技术基础第八章 可编程
Chapter 6 Functions ofbinational LogicSlide TitleBody TextSecond LevelThird LevelFourth LevelFifth LevelSlide TitleBody TextSecond LevelThird LevelFourth LevelFifth LevelChapter 6 Functions of C
违法有害信息,请在下方选择原因提交举报