大桔灯文库logo

下载提示:1. 本站不保证资源下载的准确性、安全性和完整性,同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
2. 本文档由用户上传,版权归属用户,大桔灯负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。

相关文档

  • SRAM-DRAM-SDRAM-DDRSDRAM(DDR)-RDRAM-SARAM-DARAM的区别.doc

    SRAM、DRAM;SDRAM、DDRSDRAM(DDR)、RDRAM;SARAM、DARAM的区别2006-09-29 23:34:40一、SRAM(Static Random Access Memory)与DRAM(Dynamic Random Access Memory),My]5Y y KfGuestEDA中国门户~:N*sar+^这是根据内存的工作原理划分出的两种内存。%

  • SDRAM-verilog-.doc

    #

  • FPGA(verilog).doc

    FPGA实现RS-232串口收发的仿真过程(QuartusSynplifyModelSim)? 网上关于RS-232的异步收发介绍得很多最近没事学着摸索用ModelSim来做时序仿真就结合网上的参考和自己的琢磨做了这个东西针对我这个结合FPGA的开发流程主要走了以下几步:1. 文本程序输入(Verilog HDL)2. 功能仿真(ModelSim查看逻辑功能是否正确要写一个Test

  • SDRAMverilog代码.doc

    module sdr_test(clkrst_nsdram_clksdram_ckesdram_cs_nsdram_ras_nsdram_cas_nsdram_we_nsdram_basdram_addrsdram_datasdram_udqmsdram_ldqmrs232_txsdram_rd_reqsdram_wr_acksdram_rd_acksys_data_outsdram_bus

  • Verilog序6UART(通信).docx

    这个程序没有仿真没有测试 1 UART功能设计1.1 UART的工作原理异步通信时UART发送/接收数据的传输格式如图1所示一个字符单位由开始位数据位停止位组成异步通信的一帧传输经历以下步骤:(1)无传输发送方连续发送信号处于信息1状态(2)起始传输发送方在任何时刻将传号变成空号即1跳变到O并持续1位时间表明发送方开始传输数据而同时接收方收到空号后开始与发送方同步并期望收到随后的数据(3)奇

  • 通信Verilog代码.doc

    #

  • verilog-发送实验.docx

    #

  • Verilog实现通信(好).doc

    #

  • Sdram控制器的Verilog的实现.doc

    ??????目前在很多通信芯片及系统的开发中常常需要用到存储容量大读写速度高的存储器在各种随机存储器件中SDRAM 的价格低体积小速度快容量大是比较理想的器件但是与SRAM相比较SDRAM的控制逻辑复杂使用很不方便为了解决这个矛盾需要设计专用的SDRAM控制器使系统用户象使用SRAM一样方便的使用SDRAM是十分必要的本文介绍了SDRAM控制器的Verilog设计并给出了实现结果一?Sdra

  • SDRAMverilog.doc

    SDRAM工程顶层RTL视图:SDRAM控制器RTL视图:FIFO控制器RTL视图:SDRAM顶层模块module sdr_test(clkrst_nsdram_clksdram_ckesdram_cs_nsdram_ras_nsdram_cas_nsdram_we_nsdram_basdram_addrsdram_datasdram_udqmsdram_ldqmrs232_txsdram_

违规举报

违法有害信息,请在下方选择原因提交举报


客服

顶部