相关文档

• 设计序列检测器.ppt

   序列检测器一 实验目的熟悉和掌握时序电路的设计方法。二实验器材根据设计的电路，自行详细地列出所需要的芯片、电阻、电容等，以备连接线路时使用。四实验内容设计一个巴克码1110010序列检测器。设计要求： 对串行输入的序列信号进行检测，当电路输入序列连续送入1110010时，检测器输出为1，指示灯亮；其他情况，检测器输出都为0。五实验要求写出实现巴克码1110010序列检测器的设计思路，并列出详

• 序列检测器的设计.doc

  #

• 序列检测器的设计.doc

  #

• 状态机设计序列检测器）672008.pdf

  #

• 序列检测器.doc

  实验三 有限状态机进行时序逻辑电路设计 学院：物理与电子科学学院 专业： 应用电子技术 班级： 1007班 ： xxx ： xxxxxxxxxxxxx 一实验目的：掌握利用有限状态机实现一般时序逻辑分析标的方法掌握用Verilog编写可综合的优先状态机的准模板掌握用Verilog编写状态机模板的测试文件的一般方法二实验内容：序列检测器：将一个指

• 序列检测器.doc

  实验名称： 实验五 序列检测器 学院： 信息工程学院 专业： 计算机科学与技术 年级： 2011级小组成员1： 徐志鹏 ： 1111050337 职责： 全职 小组成员2： ： 职责： 小组成员3：

• 1101序列检测器.doc

  #

• 实验六-序列信号发生器与序列信号检测器的设计1.doc

  实验六序列信号发生器与序列信号检测器的设计一实验目的1掌握序列发生器和检测器的工作原理2初步学会用状态机进行数字系统设计二实验要求1基本要求设计一个10001110序列发生器设计一个10001110序列的检测器2扩展要求1）设计一个序列发生器将8 位待发生序列数据由外部控制输入进行预置从而可随时改变输出序列数据2）将8 位待检测预置数由按键作为外部输入从而可随时改变检测密码写出该检测器的VHDL

• 10101110序列检测器源程序.doc

  #

• 序列信号检测器.doc

  南昌大学实验报告 学生： 学 号： 专业班级： 实验类型：□ 验证 □ 综合 ? 设计 □ 创新 实验日期： 实验成绩： 实验三 序列信号发生检测器 一实验目的1学会运用 VHDL语言设计方法构建具有一定逻辑功能的模块