相关文档

• TTL集电极开路门和三态输出门测试.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级实验一 TTL集电极开路门和三态输出门测试 一实验目的1掌握TTL集电极开路门(OC门)的逻辑功能及应用2了解集电极负载电阻对集电极开路门的影响3掌握TTL三态输出门(TSL门)的逻辑功能及应用二实验要求 1 TTL集电极开路与非门74LS03负载电阻的确定 2集电极开路门的应用用OC门实现 374LS125三

• 3.2.3三态输出和漏极开路输出的CMOS门电路.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级3.2.3 三态输出和漏极开路输出的CMOS门电路1. 三态输出的门电路逻辑符号：三态：指输出为高电平低电平和高阻态互补电路结构的CMOS门电路是禁止输出端直接相连的低电平有效的三态非门控制端也叫使能端逻辑符号名 称输出表达式常用三态门的图形符号和输出逻辑表达式Y =高阻 (EN=0 时)A (EN=1 时

• 集电极开路门电路及三态门电路.doc

  集电极开路　　? ???我们先来说说集电极开路输出的结构集电极开路输出的结构如图1所示右边的那个三极管集电极什么都不接所以叫做集电极开路(左边的三极管为反相之用使输入为0时输出也为0)对于图1当左端的输入为0时前面的三极管截止(即集电极C跟发射极E之间相当于断开)所以5V电源通过1K电阻加到右边的三极管上右边的三极管导通(即相当于一个开关闭合)当左端的输入为1时前面的三极管导通而后面的三极管

• TTL门电路.ppt

  返回 TTL反相器2202023P输入低电压时截止低输入截止区UOFFUOFF② 高电平噪声容限（高电平负向干扰范围）　　　　　　UNH = UIH - UON　 UIH为电路输入高电平的典型值（3V） 若UON=则有 UNH = = (V)172. 输入负载特性RI 较小时关门输出高电平220202323 .4 TTL反相器的其它参数 表2-5 74系列TTL门电路主要参数

• TTL门电路.ppt

  超大规模集成电路VLSI: Very Large Scale Integration输入级 =VIH:T1的BE结截止BC结导通T2T5导通D点： =CD段称为转折区对于74系列门电路VNHVNL都不小于设定VOL(max)求出VIH(min)例：计算图中电阻RP取值范围已知：VOH=VOL= VIH(min)= VIL(max)=综合两种情况RP应按此式选取

• 集电极开路输出.doc

  集电极开路输出? ???我们先来说说集电极开路输出的结构集电极开路输出的结构如图1所示右边的那个三极管集电极什么都不接所以叫做集电极开路(左边的三极管为反相之用使输入为0时输出也为0)对于图1当左端的输入为0时前面的三极管截止(即集电极c跟发射极e之间相当于断开)所以5v电源通过1k电阻加到右边的三极管上右边的三极管导通(即相当于一个开关闭合)当左端的输入为1时前面的三极管导通而后面的三极管

• 第三节TTL门电路.ppt

  第三节 TTL门电路第三节 TTL门电路 TTL反相器的电路结构和工作原理 TTL反相器的静态输入输出特性 TTL反相器的动态特性 其他类型的TTL门电路 TTL门电路的改进系列 半导体三极管的开关特性下页总目录推出1下页返回上页vBE > VON 时三极管导通vBE < VON 时三极管截止1. 三极管的输入特性vBE-iBOUBEViBμA实际特性理想特性VON一半导体三极管的开关特性2下

• 10集电极开路输出.doc

  集电极开路输出? ???我们先来说说集电极开路输出的结构集电极开路输出的结构如图1所示右边的那个三极管集电极什么都不接所以叫做集电极开路（左边的三极管为反相之用使输入为0时输出也为0）对于图1当左端的输入为0时前面的三极管截止（即集电极c跟发射极e之间相当于断开）所以5v电源通过1k电阻加到右边的三极管上右边的三极管导通（即相当于一个开关闭合）当左端的输入为1时前面的三极管导通而后面的三极管截止（

• 实验一-TTL和CMOS集成门电路参数测试.doc

  第2章 数字电路与逻辑设计基本实验 TTL和CMOS集成门电路参数测试.1 实验目的1.了解TTL和CMOS逻辑门电路的主要参数及参数意义2.熟悉TTL和CMOS逻辑门电路的主要参数的测量方法3.掌握TTL和CMOS逻辑门电路的逻辑功能及使用规则4.掌握数字电路与逻辑设计实验的基本操作规范.2 实验仪器及器件序号仪器或器件名称型号或规格数量1双踪示波器数字示波器CS-4125DS102212数字逻

• 第三章-逻辑门2（TTL门电路）.ppt

  1放大区（线性区）特点：iC 随 iB 成正比地变化几乎不受 vCE 影响电流放大系数开关电路处于截止状态 (3) 当vI 继续升高时 RC 上的压降也随之增大7e RCE(sat)R2vEE为负电源R211(vi)-eR2-(vi)YT5vCCvo=VCC-vR2-vBE4-vD2 ? 高电平5VT1(vI)截止T2AB段： vI< 截止区 所以 VB1< T2