相关文档

• 2-4-8086存储器结构2.ppt

  第二层第三层第四层第五层 8086∕88的段寄存器例3 作业1 作业2 0000H0FFFH段寄存器的使用规定 P29SS有效地址EA12

• 2-3-8086存储器结构.ppt

  #

• 4存储器-2半导体.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级本章知识架构：存储子系统存储器分类半导体存储器磁表面存储器存储原理存储器设计动态刷新存储原理磁盘存储器第二节 半导体存储器工艺双极型MOS型TTL型ECL型速度很快功耗大容量小电路结构PMOSNMOSCMOS功耗小容量大工作方式静态MOS动态MOS存储信息原理静态存储器SRAM动态存储器DRAM(双极型静态MOS型)：

• 2.3存储器结构.ppt

  2-3 8086的存储器组织逻辑段1起点EA---有效地址表示操作数的偏移地址00000D0D15-D8D0—D700103H...10010H　10010H　10011HC100010506H12121MOV SP0100H2PUSH AX3PUSH BX4POP AX5POP BX5 (000FEH) →BL (000FFH) →

• 2-3-8086系统结构.ppt

  #

• 第二讲--存储器结构存储器扩展.ppt

  #

• 存储器层次结构.ppt

  导论存储技术局部性原理存储器层次结构高速缓存存储器编写高速缓存友好的代码利用程序中的局部性1X1X磁盘存储对程序数据引用的局部性存储器层次结构(memory hierarchy)缓存不命中的种类操作系统软件和CPU上的地址翻译硬件基于L1和L2高速缓存的典型总线结构高速缓存大小命中率命中时间块大小空间局部性时间局部性不命中处罚相联度冲突不命中命中时间成本写策略高速缓存越往下层越可能使用写回而不是直

• 2-1-8086微处理器的内部结构.ppt

  Click 通用寄存器总线接口部件 （BIU）1. 指令执行部件EU 要将指令队列中的后续指令作废BIU重新从存储器取出目标地址中的指令代码进入指令队列后EU才能继续执行指令首先从BIU的指令队列中取指令并对指令译码 遇到转移类指令BIU将指令队列缓冲器中的尚存指令作废重新从存储器目标地址中取指令送指令缓冲器中将8086CPU的内部总线与外部总线相连如下图所示：DHIPES

• 第二章-8086系统结构[2-2].ppt

  #

• 第2章__IA-32结构微处理器与8086.ppt

  单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第2章 IA-32结构微处理器与80862.1 IA-32微处理器是8086的延伸 2.1.1 8086功能的扩展1．从16位扩展为32位 8086是16位微处理器 16位能表示的数的范围是十分有限的用16位作为地址只能表示64KB 1985年Intel推出了第一个32