大桔灯文库logo

下载提示:1. 本站不保证资源下载的准确性、安全性和完整性,同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
2. 本文档由用户上传,版权归属用户,大桔灯负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。

相关文档

  • ug440-xilinx-power-estimator.pdf

    Xilinx Power Estimat

  • 300475-XILINX-XC2VP4.pdf

    #

  • Xilinx-分销商.doc

    Xilinx 分销商中华人民共和国安富利电子元件部 - 北京中国北京市海淀区北太平庄路18号城建大厦A座1201-1207室(邮编 100088):86-10-8206 2488传真:86-10-8206 2517Xilinx 产品热线:(86)755-8357-8088电子邮箱: mailto: 安富利电子元件部 - 成都中国成都市顺城大街308号冠城广场25楼H座(邮编 610017

  • Xilinx IP Core的使用.doc

    IP核的应用4.2.3 Xilinx IP Core的使用1. Xilinx IP core基本操作?IP Core就是预先设计好经过严格测试和优化过的电路功能模块如乘法器FIR滤波器PCI接口等并且一般采用参数可配置的结构方便用户根据实际情况来调用这些模块随着FPGA规模的增加使用IP core完成设计成为发展趋势 IP Core生成器(Core Generator)是Xilinx FPG

  • 基于Xilinx的EXCD-1.doc

    基于Xilinx的EXCD-1开发板的时钟(基于xps实现sopc)2010-08-15 08:09一 用数码管做时钟通过定时器和中断实现的步骤:1. GPIO外设的配置:(1) 新建工程添加duan wei Leds_8Bit三个GPio外设并且将其与总线连接设置地址和相应的长度然后将添加的三个GPio端口在port下的GPio_d_out设置为make External用来产生外部GPIO连接

  • xilinx-fpga结构构架.pdf

    第37卷  第 2期

  • UG4.0.ppt

    单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级 UG 4.0主讲人: 王新华4112022 Unigraphics Solutions(简称UGS)是全球著名的MCAD供应商主要为汽车与交通 航空航天日用消费品通用机械以及电子工业等领域通过其虚拟产品开发(VPD)的理念提供多级化的集成的企业级的软件产品与服务在内的完整的MCAD解决方案其主要的

  • UG4.0.doc

    快捷键文件(F)-新建(N)...? ?? ?? ?? ?? ?? ? CtrlN? ?? ?? ???UG_FILE_NEW? ?? ?? ?? ?? ?? ?? ?Global文件(F)-打开(O)...? ?? ?? ?? ?? ?? ? CtrlO? ?? ?? ???UG_FILE_OPEN? ?? ?? ?? ?? ?? ? Global文件(F)-保存(S)? ?? ?? ?? ??

  • XILINX-spartan6-xc6slx45fgg484芯片封装.doc

    DevicePackage 6slx45fgg484 Wed Mar 31 17:26:13 2010 PinBankBUFIO2Pin Description A30TLIO_L1P_HSWAPEN_0 A40TLIO_L1N_VREF_0 C50TLIO_L2P_0 A50TLIO_L2N_0 D60TLIO_L3P_0 C60TLIO_L3N_0 B60TLIO_L4P_0 A60TLIO_

  • Xilinx-MicroBlaze的使用方法.doc

    Xilinx MicroBlaze的使用方法(ZZ)  2009-10-09 21:27  javascript:inFavorite() 加入收藏 _ l 77 转发分享  javascript:(=__blankscrollbars=nowidth=800height=450left=75top=20status=noresizable=yes)20void200 人人网

违规举报

违法有害信息,请在下方选择原因提交举报


客服

顶部