相关文档

• VHDL设计多功能数字钟.doc

  EDA期末作业班级：020914（一）选题目的学习使用QuartusII 巩固已掌握的EDA知识增强自己的动手实践能力（二）设计目标实现多功能数字钟的设计主要有以下功能：①计时并且可以24小时制和12小时制转换②闹钟③整点报时④秒表（三）实现方案该课题的实现过程大体如下：先对4MHZ的信号进行分频使其变为1HZ将该信号加入计数器中（模60和模2412）实现基本时钟功能然后在此基础上加入闹钟秒表整点

• 多功能数字钟的VHDL设计.doc

  毕业设计论文 多功能数字钟的VHDL设计 系 xxxxxxxxxxxxxxxxx 专业 xxxxxxxxxxxxx xxxxxxxxxxx xxxxxxx 班级 xxxxxxxxxxxx 指导老师 xxxxxxxxxx 职称 指导老师

• 多功能数字钟设计.doc

  多功能数字钟设计一设计任务：(一)主体功能用HDL设计一个多功能数字钟包含以下主要功能：1.计时及校时时间可以24小时制或12小时制显示2.日历：显示年月日星期及设定设定功能3.跑表：启动停止保持显示清除4.闹钟：设定闹钟时间整点提示(二)输入输出界面输入：时钟输入三个按键输出：8位7段码2个LED一个蜂鸣器三个按键从左到右为：Key3key2Key1功能在不同模式下定义不同： Key3：模

• 多功能数字钟设计.doc

  课程设计任务书课程设计名称 学生 专业班级 设计题目 多功能数字钟设计 课程设计目的1综合运用EDA技术独立完成一个课题的设计考察运用所学知识解决实际问题的能力2结合理论知识考

• 多功能数字钟设计.doc

  #

• 多功能数字钟设计.doc

  #

• 多功能数字钟设计.doc

  多功能数字钟设计一设计任务设计一多功能数字钟并进行仿真二设计要求基本功能：准确计时以数字形式显示时分秒的时间扩展功能：校正时间定时控制正点报时三设计方案数字钟设计方案基本框图如下：秒分时个位十位个位十位十位个位译码译码时计数器译码译码译码译码秒计数器分计数器 秒脉冲信号校正控制时的设计：时的计数以24小时为周期按通常的习惯24小时计数器的计数序列为0001…222300…即当计

• EDA多功能数字钟设计.doc

  EDA设计(二)——多功能数字钟设计：周婷婷：0904220116院系：电光学院指导老师：花汉兵 蒋立平完成时间：2011年12月15号多功能数字钟设计摘要该实验时利用QuartusII软件设计一个数字钟进行实验设计和仿真调试实现了计时校时校分清零保持和整点报时等多种基本功能并下载到SmartSOPC实验系统中进行调试和验证此外还添加了星期功能使得设计的数字钟功能更加完善Abstr

• 多功能数字时钟设计.docx

  多功能数字时钟设计实验内容基于可编程器件（FPGA）或MC8051内核设计并调试完成一个多功能数字时钟基本要求能够以数字方式显示时间（时分秒）具有闹钟设置快速校时功能提高要求在完成基本要求的基础上并并根据能力时间实验室条件有选择地实现以下功能或自主发挥：音乐闹钟语音报时语音提示万年历可选择1224小时制项目背景多功能数字时钟是数字逻辑电路经常选择的一个综合设计性实验在可编程器件（FPGA）或者MC

• 多功能数字时钟的设计.doc

  #