相关文档

• 基于FPGA的16位堆栈处理器的设计-储昭贤.pdf

  ２９卷　第２期

• 基于FPGA的堆栈处理器设计.doc

  河南科技大学课 程 设 计 说 明 书课程名称 现代电子系统课程设计 题 目 堆栈处理器的设计 学 院 班 级 学生 指导教师 日

• 基于FPGA的堆栈处理器设计_河科大开题报告.doc

  河南科技大学毕业设计(论文)开题报告(学生填表)院系： 课题名称基于FPGA的堆栈处理器设计学生专业班级课题类型硬件设计指导教师职称课题来源自拟设计(或研究)的依据与意义在计算机领域堆栈是一个不容忽视的概念但是很多人没有明确堆栈其实是两种数据结构堆栈都是一种数据项按序排列的数据结构只能在一端(称为栈顶(top))对数据项进行插入和删除要点：堆：顺序随意栈：后进先出堆栈有2种即软件堆栈和硬

• 基于FPGA的16位寄存器设计.doc

  计算机科学系2013 届本科毕业设计(论文)基于FPGA的16位寄存器的设计 专 业 计算机科学与技术 姓 名 XXX 学 号 xxxxxxxx 指 导 教 师 XXX 完 成 时 间 2013年6月6日 陕西 商洛独创

• 基于FPGA的FIFO存储器设计.doc

  基于FPGA的FIFO存储器设计摘要：如何匹配两个传输速率不同的系统间数据传输避免因为速率的不同而在接口部分产生的复写丢失以及读入无效数据的问题这些已经成为设计者必须思考的问题FIFO缓冲存储器正是解决这种数据传输问题的理想方法文章简单介绍了FPGA(现场可编程逻辑门阵列)的发展历程结构特点与应用价值简单介绍了FIFO的功能和实用价值提出了FIFO(先进先出)存储器分别在同步和异步两种状态下

• 基于FPGA的FIFO存储器设计.docx

  基于FPGA的FIFO存储器设计一.FIFO的设计原理FIFO(First In First Out)是先进先出存储器的缩写它是一种实现数据先进先出的存储器件通常用作数据缓冲器FIFO一般用于不同时钟之间的数据传输比如FIFO的一端是AD数据采集另一端是计算机的PCI总线在两个不同的时钟域间就可以采用FIFO来作为数据缓冲另外对于不同宽度的数据接口也可以用FIFO例如单片机为8位输出DSP为

• 基于FPGA的全加器的设计.pdf

  #

• 基于FPGA的VRAM控制器的设计.pdf

  基于FP

• 基于FPGA的RISC微处理器的设计与实现.doc

  基于FPGA的RISC微处理器的设计与实现[日期：2007-5-25]来源：? ：李强 潘明 许勇[字体： javascript:ContentSize(16) 大  javascript:ContentSize(14) 中  javascript:ContentSize(12) 小] 　摘要：基于FPGA和电子设计自动化技术采用模块化设计的方法和VHDL语言设计一个基于FP

• 基于FPGA的UART16550的设计.pdf

  通信设 备