#
#
#
数字逻辑 与数字系统课程设计 题目:多功能数字钟班级:::指导老师:日期:2011年01月07日 设计要求具有以二十四小时计时显示整点报时时间设置和闹钟的功能设计精度要求为1S二.系统功能描述1 .
8.18.4程序设计与仿真电子琴VHDL程序包含有:顶层程序音阶发生器程序数控分频模块程序和自动演奏模块程序1.顶层程序与仿真(1)顶层VHDL程序--文件名:top.vhd--功能:顶层文件--最后修改日期:2004.3.20library IEEEuse IEEE.STD_LOGIC_1164.ALLuse IEEE.STD_LOGIC_ARITH.ALLuse IEEE.STD_LOG
#
2-4译码器library ieeeuse _logic_entity ym is port(ab:in std_logic y:out std_logic_vector(3 downto 0))end ymarchitecture a of ym issignal m:std_logic_vector(1 downto 0)beginm<=bay<=1110 when m=00
单击此处编辑母版标题样式单击此处编辑母版文本样式第二级第三级第四级第五级第6章 顺序代码 VHDL本质上是一种并发执行的代码但是出于设计同步时序电路的需要需要使用一些能够顺序执行的语句块包括: PROCESSFUNCTIONPROCEDURE 这些语句块之间仍然是并发执行的但内部是顺序执行的称为顺序代码又称行为描述代码 使用顺序代码不但可以实现时序逻辑还可以实现组合逻辑16.1进程(pr
#
EDA 实验报告学院电子工程专业班级导师实验一内容:学习QUARTUS II 软件的使用,掌握软件工程的建立、VHDL 源文件的设计和波形仿真等基本内容。设计含有异步清零和计数使能及控制加减的4 位二进制计数器。实验过程:新建vhdl文件,输入代码,编译成功后进行波形仿真。文件代码:library ieee;use _logic_;use _logic_;ENTITYt IS
违法有害信息,请在下方选择原因提交举报