相关文档

• 基于FPGA的16位寄存器设计.doc

  计算机科学系2013 届本科毕业设计(论文)基于FPGA的16位寄存器的设计 专 业 计算机科学与技术 姓 名 XXX 学 号 xxxxxxxx 指 导 教 师 XXX 完 成 时 间 2013年6月6日 陕西 商洛独创

• 基于FPGA的FIFO存储器设计.doc

  基于FPGA的FIFO存储器设计摘要：如何匹配两个传输速率不同的系统间数据传输避免因为速率的不同而在接口部分产生的复写丢失以及读入无效数据的问题这些已经成为设计者必须思考的问题FIFO缓冲存储器正是解决这种数据传输问题的理想方法文章简单介绍了FPGA(现场可编程逻辑门阵列)的发展历程结构特点与应用价值简单介绍了FIFO的功能和实用价值提出了FIFO(先进先出)存储器分别在同步和异步两种状态下

• 基于FPGA的FIFO存储器设计.docx

  基于FPGA的FIFO存储器设计一.FIFO的设计原理FIFO(First In First Out)是先进先出存储器的缩写它是一种实现数据先进先出的存储器件通常用作数据缓冲器FIFO一般用于不同时钟之间的数据传输比如FIFO的一端是AD数据采集另一端是计算机的PCI总线在两个不同的时钟域间就可以采用FIFO来作为数据缓冲另外对于不同宽度的数据接口也可以用FIFO例如单片机为8位输出DSP为

• 基于FPGA的16位堆栈处理器的设计-储昭贤.pdf

  ２９卷　第２期

• 基于FPGA的计算器设计.doc

  基于FPGA的计算器设计摘 要本文介绍了一个简单计算器的设计该设计采用了现场可编程逻辑器件FPGA设计并基于硬件描述语言VHDL在Altera的Quartus Ⅱ软件上实现仿真系统由计算部分存储部分显示部分和输入部分四个部分组成计算部分为加法器减法器乘法器和除法器存储部分需要3个存储器来实现：内部累加器(acc)输入寄存器(reg)以及结果暂存器(ans)显示部分由四个七段译码管组成分

• 基于FPGA的计算器设计.doc

  目 录 TOC o 1-3 h z u  HYPERLINK l _Toc263002663 摘要 PAGEREF _Toc263002663 h I HYPERLINK l _Toc263002664 Abstract PAGEREF _Toc263002664 h II HYPERLINK l _Toc263002665 第一章 引言 PAGEREF _

• 移位寄存器计数器设计.ppt

  T4T2Q412574LS93GND输入BQD11C T2直流信号模拟部分 2K100KDW1 74248 K2K4十进制设计电路图

• 基于FPGA的简易可存储示波器设计.doc

  基于FPGA的简易可存储示波器设计来源：： 发布时间:2007-05-26 08:00:00摘要：　本文介绍了一种基于FPGA的采样速度60Mbits的双通道简易数字示波器设计能够实现量程和采样频率的自动调整数据缓存显示及和计算机之间的数据传输关键词：数据采集数字示波器FPGA引言　　传统的示波器虽然功能齐全不过体积大重量重成本高等一系列问题使应用受到了限制有鉴于此便携式数字存储采集器就

• 基于FPGA平台的四位抢答器设计.doc

  现代电子系统设计综合题目——抢答器班级：电子信息工程(4)班：尹燕宁：07090403日期：2011-12-14合：王启俊摘要按照抢答器的设计要求本设计主要实现以下基本功能：(1) 抢答器可以容纳四组参赛队进行抢答(2)系统复位后进入抢答状态抢答开始后20秒倒计时20秒倒计时后无人抢答显示超时并报警(3)能显示抢答台号且一组抢答后则不接纳其他组抢答根据其设计要求经过仔细试验和比较

• 基于FPGA的抢答器设计.doc

  基于FPGA的抢答器设计摘 要本文介绍了一种采用EDA技术基于FPGA并在QuartusⅡ工具软件环境下使用Verilog硬件描述语言编写的数码管显示4路抢答器的电路设计本次设计的抢答器能够同时供应4位选手或者4个代表队进行抢答比赛分别使用4个按钮abcd表示同时需要设置系统复位和抢答控制开关这需由主持人控制主持人在允许抢答的情况下计时器开始从30s开始倒计时直到有人抢答成功后由锁存器将时间